深入AXI4总线-[二]架构

知乎用户ljgibbs授权转发

本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻 AXI4。

声明1：部分时序图以及部分语句来自 ARM AMBA 官方手册

（有的时候感觉手册写得太好了，忍不住就直接翻译了。。）

声明2：AXI 总线是 ARM 公司的知识产权

备注：

• 下载手册可以到ARM官网搜AMBA ，需要注册 ARM 账号。官方手册developer.arm.com

• 百度文库应该有中文翻译版本。

五个独立通道

AXI4 总线的一大特征是它有 5 个独立的传输通道，这些通道都只支持单向传输。

作为类比，SPI 总线有 2 条单向传输通道：MISO， MOSI。SPI 输入和输出的数据，大路朝天，各走一条。

而作为对比， IIC 协议则只有 SDA 一条双向通道，输入输出数据只能在这一条通道上分时双向传输。

单向传输的通道意味着两端的终端节点是有身份差距的，好比水只能从上游流到下流。在 AXI 总线传输中，通道两端分为 Master 主机与 Slave 从机，主机总是发起读写请求的一方。常见的主机有CPU、DMA，而存储介质控制器（比如 DDR 控制器）则是典型的从机。主机可能通过从机读取或者写入存储介质。而显然从机不可能主动向 CPU 写入数据。

通道的读/写定义都是根据主机来定义的，那么五个通道都有谁呢：

1. 读地址 （AR） read address
2. 读数据 （R） read data
3. 写地址 （AW） write address
4. 写数据 （W） write data
5. 写回复 （R） write response

5个是不是很奇怪，你看读/写怎么也得是个2的倍数不是，那为什么不是6条，为什么没有读回复？其实，读回复借用了读数据通道。至于为什么有独立的写回复，而无读回复通道，我们之后再讲。

读写传输操作中的通道们

首先是写传输操作（Write transcation）：

如下图所示，主机首先在写地址通道（AWC）上告知从机本次传输操作（transcaction，对应后文中的"传输操作"）的特性，包括地址和控制信息。

然后，在写数据通道（WC）向从机写入数据，一次传输操作中可能包括多个数据传输（data transfer）。

最后，从机在接收到写数据后，通过写回复通道（RC）将本次传输操作的响应告知主机。主机以收到从机的响应信号，作为本次传输操作结束的标志。手册中强调，写回复是针对整个传输操作（transcaction）的，而不是针对每个写入数据（data transfer）。