修改代码后如何使用modelsim仿真

最新推荐文章于 2023-08-31 12:33:07 发布
最新推荐文章于 2023-08-31 12:33:07 发布
阅读量2.3k 收藏 23
点赞数 2
分类专栏： FPGA 文章标签： VHDL 仿真 波形调试 编译 信号添加
原文链接：https://blog.csdn.net/qq_40793742/article/details/82830513
版权

1、对修改的部分进行重新编译，只修改了testbench文件则重新编译tb文件，只修改了模块文文件则只编译模块文件，很多文件都修改了，按住Ctrl选择多个文件一起重新编译。

2、然后在波形窗口或者工程窗口，重启仿真（Restart），不需要再次选择tb文件运行仿真

 

 3、提示文件被修改，选择Reload即可

 4、查看波形窗口运行仿真，波形就出来了。

5、如波形信号没有，观察sim窗口，出现run -all未出现红色错误即可。看wave中信号有没有加入到波形显示窗口，如果未出现，则手动添加信号到波形如下图

 

 

 

Steven&Aileen
关注
  • 2
    点赞
  • 踩
  • 23
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
modelsim联合仿真时不需要每次源程序更改后关闭modelsim重启仿真的方法
qq_33239106的博客
03-26 6722
在使用modelsim时，每次更改了源程序我都要关闭上一次的modelsim，才能重新仿真更改后的程序（刚开始学的时候，那个老师教的说这种方法只能每次关闭了，重新仿真），很麻烦。然后实在仿真次数太多了，实在受不了。然后就仔细研究了一下有没有不需要关闭modelsim的方法。不负有心人，找到啦！ ** 一；如何在不关闭modelsim的情况下对修改的程序进行仿真 ** 1.源程序修改，保存。我是用的quartus II ，每次修改完，我会编译一次。 2.modelsim 的界面，如下图（work在librar
CB代码风格和modelsim仿真
08-05
### CB代码风格与Modelsim仿真详解 #### 一、CB代码风格概述 CB代码风格是一种在硬件描述语言（HDL）编程中广泛采用的最佳实践，它不仅有助于提高代码的可读性和可维护性，还能增强团队协作效率。下面将详细介绍CB...
Vivado modelsim 联合仿真，修改代码后modelsim不关闭直接重新仿真
axiba233的博客
08-15 1552
3.在Transcript中，输入do {tb_xxx_compile.do},回车。Modelsim打开仿真后修改代码再次仿真，不关闭Modelsim直接重新仿真。5. 最后输入run –all。4. 接着输入restart。
VIvado与Modelsim联合仿真，修改代码后不退出重新仿真
Victor_Sophia的博客
04-10 818
版权声明：本文为CSDN博主「lu-ming.xyz」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。原文链接：https://blog.csdn.net/lum250/article/details/119549034。Tips：熟练运用 restart、run 100us(时间与单位，可以为us，ns，ms)，quit等控制台命令。点击重新仿真或者输入restart命令。2. 选中修改后的源文件并右击编译。找到工程对应的library。Ise默认的库是work。
quartus联合modelsim仿真，修改Quartus工程部分代码后，不关闭modelsim ，重新仿真
qq_37497866的博客
04-29 1870
Modelsim 不关闭工程 重新仿真
Modelsim仿真操作指导
热门推荐
zyp626的博客
02-14 1万+
本文主要介绍只使用modelsim进行verilog仿真的详细操作，也介绍了常见的问题
在Modelsim中使用脚本进行仿真
07-31
7. 编译完成后，在modelsim.ini文件中添加编译好的Xilinx库路径，取消文件的只读属性，并使用文本编辑器修改。 8. 保存并关闭modelsim.ini，重新启动ModelSim，Xilinx库应自动出现在库列表中。 接下来，我们探讨...
SDRAM的MOdelsim仿真
01-01
ModelSim仿真SDRAM时，首先需要编写SDRAM控制器的HDL代码，这个控制器通常由以下几个关键部分组成： 1. **时钟管理**：包括主时钟和SDRAM时钟的处理，可能需要PLL（Phase-Locked Loop）模块来生成合适的SDRAM时钟...
modelsim仿真示例工程
11-24
**modelsim仿真示例工程详解** modelsim是一款广泛应用于数字逻辑设计验证的仿真软件，它支持 VHDL、Verilog 以及 SystemVerilog 等多种硬件描述语言。本示例工程将带你逐步了解如何在modelsim中进行仿真操作，通过...
vivado和modelsim 联合仿真，修改vivado中代码不重启modelsim，进行仿真
最新发布
weixin_41895751的博客
08-31 1056
在使用modelsim时候，我们往往需要根据仿真情况来修改代码。modelsim 仿真速度高，在做图像处理算法仿真的时候，由于需要加载图片数据，并且需要大量计算，modelsim 的使用加快仿真。在modelsim的编译库里面找到xil_defaultlib ,展开列表。在展开的列表中找到修改的源文件，右击，点击recomplie，进行重新编译。
【FPGA】Modelsim RTL仿真；修改代码后再仿真，别关了重开；
多丰富下自己呀
10-24 2475
文章目录第一次仿真写好testbench并配置testbench文件来仿真RTL仿真修改代码再次仿真recompilerestart 第一次仿真 写好testbench并配置testbench文件来仿真 RTL仿真 添加所有的信号，这种方法把所有中间信号都加进来了 修改代码再次仿真 只需要在library中recompile对应文件，再restart即可。 recompile restart ...
在Modelsim内编辑testbench并重新仿真
小小怪的博客
09-10 328
在Modelsim内编辑testbench并重新仿真
vivado与modelsim联合仿真之改动代码后不用关闭modelsim重新启动
qq_35686518的博客
08-30 984
在vivado与modelsim联合仿真过程中，经常会对着波形改动自己的代码，我之前都是改动代码并保存之后关闭modelsim，在vivado里面重新点击run simulation 来重新唤醒modelsim。如下图所示：后面代码复杂之后，每次重新唤醒modelsim都要很长时间。如何不关闭modelsm在modelsim里面重新编译代码呢？
quartus调用modelsim仿真每次都要重新打开modelsim吗？联合仿真每次都要关闭modelsim再重新打开吗
星米豪乐园
04-09 2454
问题描述：每次在quartus 上修改testbench 后需要关掉modelsim 才能仿真吗？不关掉执行tool - EDA RTL simulation 会弹出错误提示框。这样好麻烦啊，求高手指点 很多初学FPGA用quartus和modelsim联合仿真的朋友会有很多问号？？？？？ “为什么，你跑的比别人快，飞得比别人高，别人看的都是你画的漫画，听的都是你写的歌~~~” 啪……写代...
modelsim仿真验证后，修改代码，不用重新关闭打开的调试技巧
WATER_X的博客
04-11 930
打开project文件夹下default:\project\project.sim\sim_1\behav\modelsim中。然后每次修改执行以上1和2命令，就可以重复修改源码然后直接在modelsim中仿真调试波形。然后在修改完源文件后，在modelsim脚本下方的transcript 指令窗口输入。1.输入tb_后下方自动识别脚本中选取project_compile.do的命令执行。2.输入do和空格下方自动识别脚本中选取 project_simulate.do执行。
ISE修改程序后，不必关闭modelsim重新打开！！！
swang_shan的博客
07-12 5032
1、 修改程序后重新仿真。 使用命令 do testbench_name.fdo 即可重新加载，不必关掉modelsim重新打开。 testbench_name为测试文件的名字。 2、 保存当前查看的信号 在当前查看的wave界面点击保存，或者file---save format。保存名称自定。 重新加载modelsim时，使用命令do wave_name.do 即可重新加载。 ...
【FPGA入门】第三篇、modelsim软件的仿真与应用
大屁桃的博客
06-17 8092
关于modelsim软件的使用笔记
modelsim仿真代码
06-12
好的，下面是一个简单的 Verilog 二选一多路选择器的 ModelSim 仿真代码。在这个例子中，我们使用了 Testbench 来模拟输入信号，并将输出信号连接到输出端口。 Verilog 代码： ```verilog module mux_2to1(input a, b, sel, output y); assign y = sel ? b : a; endmodule module tb_mux_2to1; reg a, b, sel; wire y; mux_2to1 uut(a, b, sel, y); initial begin a = 0; b = 1; sel = 0; #10 sel = 1; #10 a = 1; #10 b = 0; #10 sel = 0; #10 $finish; end endmodule ``` 在这个代码中，我们定义了一个 Testbench 模块 `tb_mux_2to1`，它包含了一个 Verilog 二选一多路选择器的实例 `uut`。在 `initial` 块中，我们设置了输入信号，并在一些时钟周期后更改它们的值。最后，我们使用 `$finish` 命令结束仿真。 ModelSim 仿真代码： 1. 打开 ModelSim。 2. 创建一个新的工程。 3. 添加上面的 Verilog 代码文件到工程中。 4. 在工程中添加 Testbench 模块文件 `tb_mux_2to1.v`。 5. 编译工程。在 ModelSim 的主窗口中，单击 "Compile" 按钮。 6. 打开波形查看器。在 ModelSim 的主窗口中，单击 "Simulate" -> "Start Simulation"。 7. 添加信号到波形查看器。在波形查看器中，单击 "Add Wave" 按钮。 8. 运行仿真。在波形查看器中，单击 "Run" 按钮。 9. 查看仿真结果。在波形查看器中，可以看到输入和输出信号的波形图。 这就是 Verilog 二选一多路选择器的 ModelSim 仿真代码。希望对您有所帮助！
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值