ASIC设计流程及对应EDA工具简介

我们一般将数字IC的设计过程分为两个部分，分别为：前端设计（也称逻辑设计）和后端设计（也称物理设计），这两个部分并没有统一严格的界限，凡涉及到与工艺有关的设计可称为后端设计。有时候也把中间的逻辑综合（DC）和静态时序分析（STA）都叫做中端设计。

前仿真：使用VCS/Modelsim进行功能验证。规格是设计正确与否的黄金标准，一切违反，不符合规格要求的，就需要重新修改设计和编码。设计和仿真验证是反复迭代的过程，直到验证结果显示完全符合规格标准。

后仿真：使用Design Compiler工具把设计实现的HDL代码翻译成门级网表netlist，综合需要设定约束条件，就是希望综合出来的电路在面积，时序等目标参数上达到的标准。逻辑综合需要基于特定的综合库，不同的库中，门电路基本标准单元（standard cell）的面积，时序参数是不一样的。

不难看出，Synopsys公司的产品基本上涵盖了整个ASIC开发流程中的各个阶段，不愧被称为全球排名第一的电子设计自动化(EDA) 解决方案提供商。

本人目前接触到的主要是在Windows下使用Debussy+Modelsim，在Linux下使用VCS+Verdi。其他工具还需要不断去学习啊。