编译后清除操作，generate Output Products MIG ddr3 IP核后报错DCP问题解决，Vivado工具–综合流程中的基础知识

参考链接：http://www.360doc.com/content/16/0406/19/18252487_548393946.shtml

当我们提到'Implementation'时，我们通常都知道它是由以下几个步骤组成的：

-       opt_design

-       place_design

-       route_design

-       (and a number of others)

在工具中，每一个步骤都有其特定的功能，并且提供众多选项，用户可以控制。

而在我们的感觉中，“synthesis”好像是一个步骤，但实际上并非如此，它也是由好几个独立的步骤顺序组合而成的：

-       elaborate the design

-       apply constraints to the design

-       do high level optimizations of the design

-       technology map the design

-       do low level optimizations of the design

其中第一个步骤“elaboration”，很多人从字面上无法理解其准确含义。其实它是指读取rtl源代码，并且把代码翻译成硬件实现，就是所谓的“generic technology cells”，是一些硬件库单元的抽象描述，比如：寄存器，加法器，比较器，选择器，等等。

这个步