集成电路中电流镜的分析与布局设计

摘要

通过仿真分析和现代版图设计方法的利用，对不同的电流镜拓扑进行了优化。 所研究的低压、短通道电路在 1.5 V 的电源电压下工作。电流镜在 Virtuoso Cadence CAD 工具中使用 0.11 μm 技术进行仿真和设计。 这项调查表明，可以通过使用级联技术和其他设计解决方案来获得高性能电路，这些解决方案可以减少由于非理想效应引起的比率误差。

背景

在过去的几十年里，微电子已经成为信息技术、工业电子、医疗电子和汽车工业等许多领域进步的动力。 这些成就在微电子技术的发展以及集成电路设计中使用的新设计电路解决方案方面发挥了重要作用。

电流镜 (CM) 是集成电路 (IC) 设计中的基本构建块。 它们用作电流源或有源放大器负载 (Shtereva K., 2016, Kaur, J., 2017)。 电流镜偏置是在模拟和数字电路设计中使用的一项重要技术。

目前，研究工作主要集中在标准CMOS工艺低压集成电路设计技术的开发上。 在 (Rakus, M., 2018) 中，研究了涉及体驱动 (BD) MOS 晶体管和动态阈值 (DT) MOS 晶体管的设计方法。 分析了三种不同的 CM 拓扑。 作者发现，与传统的栅极驱动拓扑相比，这两种技术都可以将改进的 Wilson 和级联 CM 的最小输出电压降低 30%。 另一个小组 (Zohoori, S., 2018) 提出了一种基于电流镜的 90 nm CMOS 中的低电压 (1 V)、低功率 (1.4 mW) 跨阻放大器，用于 10 GBps 光通信。

本文介绍了五种不同的电流镜拓扑及其布局设计，采用 0.11 μm CMOS 技术，使用 Virtuoso Cadence 计算机附加设计 (CAD) 工具。 比较了负载电流对电源电压的依赖性的仿真结果。

结论

基础电流镜

最简单的电流镜类型由两个匹配的 n 沟道 MOS 晶体管组成。 图 1(a) 显示了示意图，图 1(b) 显示了基本电流镜的布局。

输入电流 I1 由电流源定义。 输出电流 I2，“复制”或“镜像”I1。 NM1 是一个二极管连接的 MOS 晶体管，因为 VDS1 = VGS1，所以工作在饱和状态。 一般而言，I2/I1 的比率由以下等式给出（Allen, Ph. E., & Holberg, D. R., 2002）：

L1, L2 – NM1 和 NM0 的通道长度, W1, W2 – NM1 和 NM0 的通道宽度, VT1, VT2 z NM1 和 NM0 的阈值电压, k1, k2 – NM1 和 NM0 的跨导参数, λ – 通道长度调制。
因此，两个MOS晶体管都在同一个集成电路VT1=VT2，k1=k2上进行处理。 如果 VDS1 = VDS2，则等式 (1) 可以改写为：

等式 (2) 给出了负载和参考电流之间的理想比率 I2/I1。 该比率与作为设计参数的宽长比或纵横比成比例。 两个晶体管必须相同才能获得 1:1 的电流比。 基本电流镜中电流的不准确复制是由于非理想效应造成的，例如：通道长度调制； 阈值电压偏移，并且两个晶体管之间不完美匹配。
基本电流镜的输出电阻由下式给出：

输出电阻是衡量电路完善程度的重要指标。 基础的CM相对较低。
简单和小芯片面积是这种电流镜的主要优点。 建议的布局（图1（b））的设计是为了最小化面积。

共源共栅电流镜 Cascode CM

级联技术的使用减少了由于以下原因导致的比率误差： (i) 输入和输出电压的差异； (ii) 忽略通道长度调制； (iii) 并增加输出电阻。 随后，复制电流中的错误减少了。在图 2 中显示了：(a) 示意图，和 (b) 级联电流镜的布局。

级联可以由 3、4、5 或 6 个晶体管组成，具体取决于当前复制所需的精度。 许多连接晶体管的问题是电源电压水平的提高，这与当前需要降低电源电压和芯片尺寸的微电子趋势相矛盾。 级联电流镜的输出电阻为 (Razavi, B. (2001):

级联电流镜的输出电阻远高于基本电流镜的输出电阻，因此，负载电流对输出电压的变化非常稳定（Reshma，P.G.，2017）。 布局设计（图 2（b））确保减少寄生元件和对镜子比率的失配影响。 为了减少复制电流的误差，四个晶体管必须处于饱和模式。 连接的二极管 NM1 和 NM3 处于饱和状态。 如果 NM2 漏极的输出电压至少为 Vdsat 的两倍（Vdsat0 和 Vdsat2），则晶体管 NM0 和 NM2 将处于饱和状态。 因此，所需的最低电源电压约为 1 V。

修改威尔逊共源共栅电流镜

修改威尔逊共源共栅电流镜这个示意图(图3(一个)是一个改进版本的基本威尔逊电流镜。(斯宾塞,r . 2001)。由于插入的NM3晶体管,NM1 gate-source电压和NM0是相等的。负面反馈的使用提高了输出电阻,这意味着当前复制打赌。电路的系统误差可以忽略不计。图3所示的物理设计(b)。相似的标准共源共栅厘米。唯一的区别是,NM1和NM0晶体管有不同的连接,这样,二极管连接NM0晶体管在右分支。

获得的电流特性（图 6）表明，如果所有四个晶体管都在饱和状态下工作，则比率误差可以减小。 在这种情况下，电流复制与标准级联电路一样好。 正因为如此，如今，这种架构很少用于 CMOS 技术。

宽摆幅级联电流镜

（图 4 (a)）中所示的宽摆幅级联电流镜是用于较低偏置电压的各种标准级联电流镜 (Arif, M., 2012)。 这种宽摆幅级联共源共栅架构需要额外的电流镜支路以保持 NM2 处于饱和状态，从而使 Vdsat2 远低于普通级联电流镜。 通过这种改进，输出电压摆幅高于通常的级联电流镜。

当然，这种方案改善了输出摆幅，但也带来了与消耗相关的缺点以及需要第二个稳定电流。 电路的基本功能如下，除NM3外的晶体管均相同。 这个单个晶体管的沟道比另一个 L 大约大 4 倍，以增加 NM2 饱和所需的压降。 另一种选择是分支一的电流大4倍，这对电流镜的消耗不利。 由于级联从另一个参考电流偏置，因此选择级联的工作点以使 Vdsat 处于最小值，从而允许更高的输出摆幅和更低的电源。

布局（图 4（b））占用了更多空间，并且晶体管指匹配不是很好，因为晶体管 NM3。 可以通过应用旨在改善单个晶体管不匹配的虚拟或备用晶体管来改进这些调整。

自偏置级联电流镜

这种架构的优势（图 5 (a)）是它不需要像其他架构那样的参考输入电流（Guha, K., 2017）。 参考电流由电阻器 R1 产生。 为了获得正确的 VGS1 电压以使所有四个晶体管达到饱和，需要该电阻器。 选择电阻器的值是为了提供驱动电流镜进入饱和状态的压降。

电阻值约为50 kΩ，需要较大的芯片面积。 另一个问题是实现具有低容差的高电阻率电阻器。 电阻器尺寸可能比电流镜大 10 倍以上。 当然，在大型方案中，这些电阻器可以布置成块尽可能紧凑和紧凑，但这并不排除可用的大空间。 图 5（b）显示了自偏置级联电流镜的布局。 图 6 显示了电流镜不同拓扑结构的对比图。 红色是恒流 I1 = 10μA。 仿真结果（图6）表明，电流复制对于自偏共源共栅电流镜是最好的，不需要参考电流。 当然，与温度相关的高容差电阻器会稍微降低电流。 该方案是工业中最常用的方案之一，在许多复杂设计中发挥着重要作用。 电流镜的其他重要参数，例如电压摆幅、功耗、电源电压和布局尺寸，也取决于电流镜拓扑。 级联晶体管数量的增加提高了电源，降低了电压摆幅，芯片面积增加。 当需要高电压摆幅时，应使用基本电流镜或宽摆幅电流镜。 因此，拓扑的选择取决于系统或产品的要求，以便在参数和芯片面积之间取得平衡。

结论

本文比较了五种电流镜架构。 使用 Virtuoso Cadence 以 0.11 μm CMOS 技术进行模拟和布局设计。 仿真结果表明，输出电阻的增加导致电流复制的改善，在多种变化下变得更加稳定。 电流镜的另一个重要参数是输出电压摆幅。 在选择“最佳”拓扑时，应在精度、功耗和输出电压摆幅之间进行权衡。