【S025】pcie报文格式--MRd/MWr/CPLD

已于 2023-11-19 10:37:50 修改
阅读量8.1k 收藏 42
点赞数 5
文章标签： fpga开发
于 2021-04-15 10:26:05 首次发布
1615549892@qq.com
本文链接：https://blog.csdn.net/qq_32752869/article/details/115717767
版权

PCIE  编码方案   传输速率      吞吐量×1
1.0   8b/10b     2.5GT/s       2.5x8/10Gb/s=2Gb/s=250MB/s
2.0   8b/10b     5.0GT/s       5.0x8/10Gb/s=2Gb/s=500MB/s
3.0   128b/130b  8.0GT/s       8.0x128/130Gb/s=7.877Gb/s=984.6MB/s
4.0   128b/130b  16GT/s        16x128/130Gb/s=15.754Gb/s=1969.2MB/s
5.0   128b/130b  (32|25)GT/s   (32|25)x128/130Gb/s=(31.5|24.6)Gb/s=(3150.8|3077)MB/s

PCIE各种包结构及常用资料汇总_pcie cpld格式-CSDN博客

MRd/MWr

两者的区别

cpld

Completion Status Code

000b = Successful Completion (SC)

001b = Unsupported Request (UR)

010b = Config Req Retry Status (CR S)

100b = Completer abort. (CA)

PCIe - DMA Sequence
Starry__的博客
08-25 244
介绍PCIe拓扑结构下的DMA流程，实际上RC充当的就是DMA Controller的角色。
PCIE各种包结构及常用资料汇总
sdbzlh的专栏
08-26 1万+
一、Memory Read包 本系统中：CPU会发出Read包。 1、CPU发过来的包格式    Field Name Header Byte/Bit Function Length [9:0] Byte 3 Bit 7:0 Byte 2 Bit 1:0 单位是DW Attr (
PCIE -- TLP格式
热门推荐
碧海的专栏
04-09 2万+
5.1 TLP的格式 (2011-08-08 16:21:32) 转载▼ 标签： 杂谈 分类： 浅谈PCIe体系结构 当处理器或者其他PCIe设备访问PCIe设备时，所传送的数据报文首先通过事务层被封装为一个或者多个TLP，之后才能通过PCIe总线的各个层次发送出去。TLP的基本格式如图5‑1所示。 TLP的格式" name="ima
FPGA基础----TLP包格式以及组包方法（1）
black_pigeon博客
04-01 9517
1. TLP包的包头 在PCIe的系统中，TLP包的包头的结构有许多部分是相似的，通过掌握这些常规的包头，能够帮助我理解在PCIe总线上各个设备之间是如何来进行数据的收发的。 下面的这个图在前面也见到过，是一个常用的请求包的格式。 1.2 通用字段 其中，通用的字段有： 通用字段 作用 Fmt 决定了包头是3DW还是4DW，TLP包是否包含数据 Type 决定了TLP包的类型，比如Mrd，Mwr，Cfg，Msg，Cpl，Cpld TC Traffic Class，用于决定TLP包处
PCIE简介
最新发布
四儿家的小祖宗的博客
04-09 1398
PCI Express，Peripheral Component Interconnect Express，简称 PCI-E，官方简称 PCIe，是INTEL提出的新一代的总线接口，属于计算机总线的一个分支，它构建了更加高速的串行通信系统标准。PCIe仅应用于内部互连。PCI Express采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到PCI所不能提供的高带宽。
二、PCIE的TLP包的封包解包原理
k7126685的博客
03-08 3154
熟悉 PCIE 的组建包的过程，以及内部的字段细节的定 义，掌握如何发送接收 Mrd（memory read TLP）、 Mwr（Memory write TLP）、Cpl （Completion TLP）和 Cpld（Completion with data TLP）命令包，深入理解 PCIE 底层协议工作过程
Xilinx PCIE CORE学习
青春易逝，愿不负昭华，期待梦与远方
03-13 1万+
目录 前言 1、概述 1.1PCIE 学习入门概述 1.2 本文内容概述 2、IP CORE user interface接口说明 3、TLP包格式 3.1 、3DW/4DW相关说明 3.2 、TLP报文格式 3.3、CplD报文格式 3.4、TLP包解析示例 4、Example PIO 示例 4.1 Example PIO 架构 4.2 接收/发送引擎代码分析 ...
PCIe总线-事物层之TLP请求和完成报文格式介绍（六）
非专业业余程序员
05-26 4515
TLP报文按照类型，可以大致分为4中类型，分别是IO请求报文、存储器请求报文、配置请求报文、完成报文和消息请求报文。IO请求报文可分为IO读请求（不携带数据）和IO写请求（携带数据）。存储器请求报文可分为存储器读请求（不携带数据）、带锁的存储器读请求（不携带数据）和存储器写请求（携带数据）。配置请求报文可分为配置0读请求（不携带数据）、配置0写请求（携带数据）、配置1读请求（不携带数据）和配置1写请求（携带数据）。完成报文可分为携带数据（带锁和不带锁）、不携带数据（带锁和不带锁）。
2.2 PCIe控制器——传输层——数据报文TLP格式
知识，既贵，又便宜。
01-21 1万+
PCIe采用串行连接方式，并使用数据报文（TLP）的形式进行数据传输。数据报文发送时在核心层中产生，经过设备的事务层、数据链路层和物理层，最终发送出去;接收时则相反。
PCIE控制器——数据链路层——DLLP报文
知识，既贵，又便宜。
10-23 1323
DLLP报文通常用于用于链路管理。
PCIE 消息包之CPL及状态种类
m0_61703043的博客
06-23 2277
Request Retry Statys，需要重新发生请求。在Gen6之前叫CRS，即Configuration Request Retry Status，PCIe 6.0 的 DMWR也支持请求重传，所以把configuration去掉了。发出的所有PCIe Rd、NPWR、Atomic请求及PCIE 6.0的DWMR请求均需要Completer返回CPL/CPLD，CPL/CPLD中含有Cpl.Status字段，指示完成情况。，Unsupported Request，不支持的请求。
PCIE调试笔记理解--TLP理解
u011393762的博客
05-20 4418
PCIE以TLP包的形式传输。在TX端，TLP包按照应用层 -> 传输层 -> 数据链路层 -> 物理层 一级一级的往下传递；RX端与TX端反向传递。PCIE的TLP包由很多很多的类型，在初学者理解调试PCIE的时候，全部理解所有类型的TLP包格式往往有点费劲，往往只需要掌握关键的几个就可以了，后续需要用到来努力学习。MWr，MRd，CPLD三个主要的TLP包。 MWr和MRd格式如下： R：0; TC：0; TD(TLP Digest)：0 EP(poisoned...
FPGA-PCIe开发
Shaliew
05-26 1万+
/*Ver. 1.0*/ 说在前面：在接触PCIe之前学习了点DDR3的理论知识，在Xilinx的V709上跑了一遍例程，自己也例化了MIG核通过控制逻辑实现了简单的DDR3读写数据，这部分内容分享在新浪博客里边，这里就不累赘重述了，此博客单单是总结、记录在接触PCIe后从一只小白到一只菜鸟的进阶过程(难免有些没记录到，希望可以CSDN的博客能支持续编辑)。感谢CC师姐，LH师兄，DM师兄还有实...
PCIe配置、Rd Cmd的trace分析SQ/CQ/DB
qq_37003230的博客
02-17 1162
默认前置知识已经了解PCIe相关功能。
pcie完成报文
09-06 637
PCIeTLP包格式 v2.0
qq_15455819的博客
07-15 3543
PCIe基本拓步结构 PCIe网络为树状拓步结构，一般只能有一个Root Complex(RC)，可以有多个Switch,和多个Endpoints. PCIe End point节点规则 ‰ A PCI Express Endpoint must be a Function with a Type 00h Configuration Space header.（节点需要有Type0 配置空间） ‰ If the PCI Express Endpoint is a Trusted Device: • I.
PCIe事务层（详细）总结-PCIe专题知识（六）
Luckiers的博客
05-14 2368
本文主要讲解PCIe事务层（Transaction Layer）的主要功能，通过图文解析方便读者快速掌握，同时有PCIe专题讲解整个PCIe的相关知识。在PCIe体系结构中，数据报文首先在设备的核心层(Device Core)中产生，然后再经过该设备的事务层(Transaction Layer)、数据链路层(Data Link Layer)和物理层(Physical Layer)，最终发送出去。而接收端的数据也需要通过物理层、数据链路和事务层，并最终到达Device Core。
PCIE基础概念BAR/in/outbound/空间映射/Post/CPLD
cy413026的博客
10-15 1942
我们称pcie endpoint所在的芯片为设备，上位机为主机。pcie可以把设备上的内存空间和寄存器空间映射到Host上。这样Host就可以直接访问设备的内存空间和寄存器空间。空间映射是不会占用host原有的物理内存空间的，比如说Host有24GB的DDR+1GB寄存器空间，pcie设备有128GB的HBM+2G的寄存器空间。那么映射之后host可以看到Host的24GB的DDR+Host的1GB寄存器空间+128GB的设备HBM+2G设备寄存器空间。
PCIE知识点-013：PCIE CPL 无限信用量
IC小鸽的博客
05-01 1023
从描述可以看出endpoint类型的PCIe要求Cpld和cplh的信用量均为0，表示无限信用量。这要求endpoint用户侧在发出non-post请求时需要保证自己有足够的buffer可以存储返回的cpl/cpld报文。从PCI Express Base Specification, Rev. 4.0 Version 1.0 得知协议对。类型的PCIe function的CPLD/CPLH信用量存要求：见下图。
pcie cpld CA payload
04-03
<think>好的，我现在需要回答用户关于PCIe中CPLD的Completion Payload结构和用法的问题。首先，我得确认CPLD在PCIe中的定义和相关规范。根据引用[2]，CPLD是Completion with Data的缩写，属于Non-Posted请求的响应类型，用于携带返回的数据。 接下来，我需要详细说明CPLD的TLP结构。Completion TLP包括Header和Data Payload。Header部分应该包含Completer ID、Tag、Status字段等。用户可能需要知道每个字段的具体作用，比如Lower Address字段用于内存读完成，Byte Count表示剩余数据量。这些信息可能需要参考PCIe规范，比如Specification 4.0中的相关章节，但用户提供的引用[1]提到了Endpoint的信息，可能与Completer ID相关。 然后，关于Data Payload的结构，需要解释数据对齐和长度限制。比如，数据在DW边界对齐，最大有效载荷为4KB。这部分需要确保符合规范，避免错误。引用[3]提到TLP传输中的错误处理，可能和Payload的正确性有关。 CPLD的使用场景方面，用户想知道何时会用到。根据引用[2]，Non-Posted访问如内存读、I/O读等需要CPLD返回数据。例如，内存读请求会触发目标设备发送CPLD来返回数据。同时，要说明错误处理，比如当请求无法完成时，CPLD会携带错误状态，这可能需要引用[3]中的completion timeout情况。 最后，注意事项部分需要强调对齐要求、数据长度限制和错误处理机制。要确保用户了解如何正确构造和处理CPLD，以避免传输错误。这些内容需要结合引用[2]和引用[3]的信息，确保准确性和实用性。 在生成相关问题的时候，要考虑用户可能进一步想了解TLP结构、Non-Posted与Posted的区别，以及错误处理机制。这样可以帮助用户更全面地理解CPLD的相关知识。</think>关于PCIe中CPLD（Completion with Data）的Completion Payload结构与使用方式，以下从协议规范角度详细说明： ### 一、CPLD TLP基本结构 CPLD属于Non-Posted事务的响应类型[^2]，其TLP（Transaction Layer Packet）结构包含以下核心部分： $$ \text{Header(12B)} + \text{Data Payload(1-1024DW)} + \text{ECRC(可选)} $$ 1. **Header字段说明**： - Completer ID：响应端点的BDF（Bus/Device/Function） - Tag：与原始请求的Tag匹配，用于事务关联 - Status字段：包含完成状态码（如`000`表示成功） - Lower Address字段：内存读完成时指定起始地址低7位 - Byte Count：剩余数据字节数（针对分片传输） 2. **Data Payload结构**： - 数据按DW（4字节）边界对齐 - 最大有效载荷为4KB（与Max_Payload_Size配置相关） - 携带请求方所需的实际数据内容 ### 二、CPLD使用场景 1. **内存读操作**：Endpoint响应RC（Root Complex）的内存读请求时，通过CPLD返回数据[^2] 2. **I/O读请求**：Legacy设备的I/O空间访问需要返回数据 3. **配置读请求**：Type0/Type1配置读事务的响应 4. **原子操作响应**：如FetchAdd/CompareSwap等原子操作的结果返回 ### 三、关键实现要求 1. **对齐要求**： - 内存读完成必须遵守原始请求的地址对齐规则 - 示例：请求64字节读且地址按8字节对齐时，CPLD数据需分割为8个DW 2. **数据长度限制**： - 单个CPLD最大载荷不超过接收端的Max_Read_Request_Size - 超过限制时必须分片为多个CPLD（通过Remaining Byte Count字段标识） 3. **错误处理机制**： - 检测到数据错误时设置Header中的ECRC/Data Error状态位 - 传输失败会触发Replay机制[^3] ### 四、协议层交互流程 ```plaintext 请求方 Completer |-----Memory Read TLP----->| |<----CPLD with Data-------| | (Payload) | ``` *注：CPLD必须通过Ack/Nak协议保证可靠传输[^3]* ### 五、典型应用示例 当RC发起64字节内存读请求时： 1. Endpoint生成CPLD，Header中设置Byte Count=64 2. Data Payload包含16个DW（64字节） 3. 若启用ECRC，附加4字节校验码 4. 通过链路层流量控制机制传输
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

qq_1615549892

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值