axi4c

通道类型	信号	含义
AW/AR/W/R/B	ID
AW/AR/W/R/B	USER
AW/AR/W/R/B	VALID
AW/AR/W/R/B	READY
AW/AR	ADDR
AW/AR	LEN[7:0]	transfer = tansLEN[7:0] +1 (1-256)
AW/AR	SIZE[2:0]	Bytes=2^Burst_size (1-128B)
AW/AR	BURST[1:0]	2’b10 WRAP
AW/AR	LOCK
AW/AR	CACHE
AW/AR	PORT
AW/AR	QOS
AW/AR	REGION
W/R	LAST
W/R	DATA
W	STRB
B/R	RESP

引用：在 AXI 传输事务（Transaction）中，数据以突发传输（Burst）的形式组织。一次突发传输中可以包含一至多个数据（Transfer）。每个 transfer 因为使用一个周期，又被称为一拍数据（Beat）。

https://zhuanlan.zhihu.com/p/186296381

ID

1 次 transaction (AW&W&AR&R&B整个流程) = 1次 burst = 1次或多次 transfer (beats)
读和写互不干扰
AXI ID transaction identifiers(传输标识符)
master可以使用ID来 区分 不同的必须按顺序返回的transaction(事务)。
(同一个master) & (ID值相同)的所有transaction都必须保序，
(不同的master) | (ID值不同)的所有transaction都不限制顺序。
单个物理端口可以通过ID实现虚拟多个逻辑端口，每个逻辑端口按顺序处理其transaction。
https://blog.csdn.net/qiuzhongyu123/article/details/121217249
Read transaction中，RID、ARID一致。
Write transaction中，WID、BID、AWID一致。
Read transaction的ARID/RID与Write transaction的AWID/WID/BID即使相同也不具有相关关系。

乱序out of order transaction粒度的乱序

读乱序：对于read transaction，slave收ARID顺序是 ：A、B，而slave返回读数据transaction时其RID的顺序是：B、A。
写乱序：对于write transaction，slave收AWID/WID顺序是：A、B，而slave返回读数据transaction时其BID的顺序是：B、A。
乱序机制主要针对的是slave端，而与master的行为无关。

交织interleaving transfer粒度的乱序

读交织:读回来的transfer： RDATA:AAABBA；无乱序是：AAAABB；每次读回数据，还要看每个transfer的RID
写交织:(使用复杂，AXI4删除)写数据transfer ： WDATA:ABABAA; 无乱序是：AAAABB；slave每次收到WDATA，都要看每个transfer的WID
https://blog.csdn.net/qiuzhongyu123/article/details/118943373