tweaker 时序修复（1）

参考：https://wenku.baidu.com/view/2d73fdc0910ef12d2bf9e735.html?pn=51NaN

后端时序收紧过程主要是一个循环：时序分析(pre_sta)--->时序修复-(tweaker)->布局布线(icc)----->rc提取-(star_rc)--->

这个过程是一个逐步逼近的过程，时序问题得到一步步的解决,时序结局的顺序：clk_transtion--->caption,---->setup,--->hold

在时序的修复过程中可以通过查看电路图和版图信息选择合适的修复的策略，

1.修复transtion违约，通过sizing ,vt,插buffer,Split load,

这个过程中出现的违约，对于输入端口的违约，主要是输入端口transtion值是自己设置的，可能会有违约的情况，输出端口的违约主要是输出load值设置的不合理导致的，这两个错我们可以和RD商量通过修改约束来wave掉，对于r2r的违约是真实的违约必须要修掉。

2.修caption，换小cell

这个过程也会存在由于约束不合理导致的违约主要存在输出端口，

3.修setup,sizing,vt ,

建立时间的违约，主要是逻辑级数过深和绕线太远的原因，我们可以通过调整cell的延时，和net线延迟来消除违约

4,修保持时间，插delaycell

保持时间主要是逻辑路径太短导致的，我们一般插入delaycell就可以修掉。