STA之一.时序分析

目录

一、STA

二、STA工具prime time（PT）

三、用PT工具实现STA的步骤

四、什么是timing path（重要）

五、怎么计算timing path delay

六、时钟约束之建立时间和保持时间（重要）

---

一、STA

        STA（Static Timing Analysis）：静态时序分析，或称静态时序验证，是电子工程中，对数字电路的时序进行计算、预计的工作流程，该流程不需要通过输入激励的方式进行仿真。

        功能：分析大规模、同步、数字ASIC的时序。

        优点：与动态时序分析（DTA,Dynamic Timing Analysis，也叫门级仿真）相比，静态时序分析不依赖于激励（输入向量），且可以穷尽所有路径，运行速度很快，占用内存很少；它完全克服了动态时序分析的缺陷，适合进行超大规模的片上系统电路的验证，可以节省多达20%的设计时间。

缺点：

（1）STA只能对同步电路进行分析，而不能对异步电路进行时序分析。

（2）STA不能验证设计的功能，设计功能验证还必须使用动态仿真来完成。

（3）STA不能自动识别设计中的特殊路径，比如多周期路径（multicycle path）、非正常路径（false path）等，这些需要手动设置约束文件来完成时序分析。

        *注：STA分析就是通过时序库文件给出的各条时序路径的延迟，来确认在每个FF是否满足建立/保持时间，整个过程都是用静态算法实现，不需要测试向量，也不需要仿真。而DTA就需要给设计灌入激励在仿真的时候加上各元器件的延迟信息，然后分析设计在这些延迟信息下的正确与否。DTA一般是选择性的做，作为STA的补充。

二、STA工具prime time（PT）

        PrimeTime是Synopsys的一个单点的全芯片、门级静态时序（STA）分析器。

特点：

1. Synopsys的所有的工具（DC/RSS/PT等）100% “db”兼容。

        Logic timing lib里有很多信息，但是对于后端（包括综合和STA）主要有2个功能，一个就是timing table，用来计算cell 延时，另一个就是表征cell逻辑功能。Logic timing lib有2种文件格式，一个是.db格式，一个是.lib格式。两种格式里内容是一样的，区别是.db是.lib 的二进制格式，人类不可读，.lib可读。通常情况下，Synopsys家的工具都是.db格式（Cadence家的工具都是.lib格式）。Foundry厂一般会提供.lib格式的文件，我们可以通过一些工具（如DC）转化成.db格式，这样Synopsys所有工具都能用了。

        2.Synopsys的工具（DC/RSS/PT等）指令都是相通的。但是某些选项或者属性不一样，要注意（靠经验积累）。

        3.PT工具可以做full chip级的分析。

       4.PT工具可以做模块化（modeling）处理。比如bottom up（由下至上）、top down（由上至下）。

        Bottom up（由下至上）：当设计规模比较大的时候，如果从顶层直接做整芯片物理实现的话，可能工具做不了或者时间非常长，所以就可以把设计拆分成多块，先将每个小模块做好物理实现（包括synthesis、PR、signoff等）后，再将小模块拼接成一个full chip，然后再做一些验证，这就是bottom up。

        Top down（由上至下）：当设计规模较小的时候，就不需要做细节上的划分了，直接从顶层做物理实现。

        *补充知识：用时序计算工具生成的时序信息存储在SDF（Standard Delay Format标准延时格式）文件中，SDF文件就是把布局布线过程中cell延时和net延时的信息保留下来，据此就可以