FPGA 串口发送和接收程序

最新推荐文章于 2024-03-27 15:00:45 发布
最新推荐文章于 2024-03-27 15:00:45 发布
阅读量1w 收藏 151
点赞数 27
分类专栏： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_34244712/article/details/103098555
版权

更新一篇博客吧，写一写关于这周自己对串口通信的理解。也会分享一下自己写的代码，

先简单的介绍一下一些概念:

并行通信是指数据的各个位用多条数据线同时进行传输

串行通信是将数据分成一位一位的形式在一条传输线上逐个传输

同步通信：带时钟同步信号的数据传输；发送方和接收方在同一时钟的控制下，同步传输数据。

异步通信：不带时钟同步信号的数据传输。发送方与接收方使用各自的时钟控制数据的发送和接收过程。

单工   ：数据只能沿一个方向传输

半双工：数据传输可以沿两个方向，但需要分时进行

全双工：数据可以同时进行双向传输

下面是串口通信的过程:

串口通信是全双工，有Tx，Rx两条线。Tx是发送，Rx是接收。

波特率:每秒钟传送数据位的数目来表示,9600,就是1秒，可以传送9600bit个数据(0,1)

首先先介绍一下FPGA接收电脑串口助手发过来的数据过程，

首先，如果电脑还没有发数据之前，Rx这条线上一直是高电平，处于空闲状态，如果一旦电脑发数据过来， 这条线就会拉低，持续Period时间，这个Period时间就是一位数据需要的时间，这个时间计算:

例如：如果系统时钟频率clk=50000000hz，波特率baud=9600 ，Period=(50000000/9600)*20ns；

我们检测Rx如果发生下降沿，我们就开始用一个计数器进行计时，如果记到Period这个时间到了，我们进入下个状态，准备接收第1bit数据，如果电脑发过来的数据是1。1的ASCII码就是：49，49对应的二进制为:0011 0001,电脑会在Rx这条线上，先发低位数据，然后是高位数据，所以就是发过来的数据就是：1000_1100。然后FPGA接收数据时，最好在每位中间时刻去保存数据，这个时候的数据比较稳定。按照这样一共接收八位数据。最后一位就是停止位。电脑会发过来1bit的停止位，为高电平。我们一定要在1bit数据之前结束接收状态。(给一个建议，在一半period那个时刻，就结束)。

 

//串口助手设置:波特率9600 无奇偶校验位，8位数据位，一个停止位
//time:2019.11.13.22.41
module uart_rx(
 input            clk    ,
 input            rst_n  ,
 input            uart_rx,
 output reg       uart_rx_done,
 output reg	[7:0] data
 );

   
parameter  CLK_FREQ = 50000000;                 
parameter  UART_BPS = 9600;      //波特率                
localparam PERIOD   = CLK_FREQ/UART_BPS;        
                                              

//接收的数据
reg [7:0] rx_data; 


reg       rx1,rx2;
wire      start_bit;
reg       start_flag;

 reg   [15:0]   cnt0;
 wire           add_cnt0;
 wire           end_cnt0;

 reg   [3:0]    cnt1;
 wire           add_cnt1;
 wire           end_cnt1;
 
 
 //下降沿检测 
assign  start_bit=(rx2)&(~rx1);
always  @(posedge clk or negedge rst_n)begin
    if(rst_n==1'b0)begin
         rx1<=1'b0;
         rx2<=1'b0; 
    end
    else begin
         rx1<=uart_rx;
         rx2<=rx1;
    end
end

//开始标志位
always  @(posedge clk or negedge rst_n)begin
    if(rst_n==1'b0)begin
        start_flag<=0;
    end
    else if(start_bit) begin
        start_flag<=1;
    end
    else if(end_cnt1) begin
        start_flag<=0;
    end
end

always @(posedge clk or negedge rst_n)begin
    if(!rst_n)begin
        cnt0 <= 0;
    end
	 else if(end_cnt1) begin
	     cnt0 <= 0;
	 end
	 else if(end_cnt0) begin
	     cnt0 <= 0;
	 end
    else if(add_cnt0)begin
        cnt0 <= cnt0 + 1;
    end
end
assign add_cnt0 = start_flag;       
assign end_cnt0 = add_cnt0 && cnt0==PERIOD-1;


always @(posedge clk or negedge rst_n)begin
    if(!rst_n)begin
        cnt1 <= 0;
    end
	 else if(end_cnt1) begin
	     cnt1 <= 0;
	 end
    else if(add_cnt1)begin
        cnt1 <= cnt1 + 1;
    end
end

assign add_cnt1 = end_cnt0 ;    
assign end_cnt1 = (cnt0==((PERIOD-1)/2))&& (cnt1==10-1) ;  

//数据接收
always  @(posedge clk or negedge rst_n)begin
      if(rst_n==1'b0)begin
         rx_data<=8'd0;
      end
      else if(start_flag) begin
		  if(cnt0== PERIOD/2)begin
           case(cnt1)
            4'd1:rx_data[0]<=rx2;
            4'd2:rx_data[1]<=rx2;
            4'd3:rx_data[2]<=rx2;
            4'd4:rx_data[3]<=rx2;
            4'd5:rx_data[4]<=rx2;
            4'd6:rx_data[5]<=rx2;
            4'd7:rx_data[6]<=rx2;
            4'd8:rx_data[7]<=rx2;
		    default:rx_data<=rx_data;   
          endcase
        end
        else begin
            rx_data<=rx_data;
        end
     end
     else begin
         rx_data<=8'd0;
     end   
  end 

  //数据接收
 always  @(posedge clk or negedge rst_n)begin
      if(rst_n==1'b0)begin
           data<=0;
      end
      else if(end_cnt1)begin
          data<=rx_data;
      end  
  end
  
  //接收完成标志
 always  @(posedge clk or negedge rst_n)begin
     if(rst_n==1'b0)begin
         uart_rx_done<=0;
     end
     else if(end_cnt1)begin
         uart_rx_done<=1;
     end
     else begin
        uart_rx_done<=0;
     end
 end
endmodule

发送代码:

//串口助手设置:波特率9600 无奇偶校验位，8位数据位，一个停止位
//time:2019.11.13.22.41
module uart_tx(
 input            clk    ,
 input            rst_n  ,
 output   reg     uart_tx,
 input    [7:0]   data,
 input            tx_start
 );
 
 
parameter   CLK_FREQ = 50000000;                 
parameter   UART_BPS = 9600;     //波特率                 
localparam  PERIOD   = CLK_FREQ/UART_BPS;  
 
reg [7:0] tx_data;        //发送的数据
reg start_tx_flag;        //发送数据标志位

//记算一位数据需要多长时间PERIOD
reg   [15:0]   cnt0;
wire           add_cnt0;
wire           end_cnt0;

//发送几个数据
reg   [3:0]    cnt1;
wire           add_cnt1;
wire           end_cnt1;
 

 //发送标志位
 always  @(posedge clk or negedge rst_n)begin
    if(rst_n==1'b0)begin
        start_tx_flag<=0;
		  tx_data<=0;
    end
    else if(tx_start) begin
        start_tx_flag<=1;    
		  tx_data<=data;      //把发送的数据存到这里来
		  
    end
    else if(end_cnt1) begin
        start_tx_flag<=0;
    end
end

always @(posedge clk or negedge rst_n)begin
    if(!rst_n)begin
        cnt0 <= 0;
    end
	 else if(end_cnt1) begin
	     cnt0 <= 0;
	 end
	 else if(end_cnt0) begin
	     cnt0 <= 0;
	 end
    else if(add_cnt0)begin
        cnt0 <= cnt0 + 1;
    end
end
assign add_cnt0 = start_tx_flag;       
assign end_cnt0 = add_cnt0 && cnt0==PERIOD-1;   //一位时间

always @(posedge clk or negedge rst_n)begin
    if(!rst_n)begin
        cnt1 <= 0;
    end
	 else if(end_cnt1) begin
	     cnt1 <= 0;
	 end
    else if(add_cnt1)begin
        cnt1 <= cnt1 + 1;
    end
end

assign add_cnt1 = end_cnt0 ;    
assign end_cnt1 = (cnt0==((PERIOD-1)/2))&& (cnt1==10-1);   //发送10位，包括停止位，空闲位

always  @(posedge clk or negedge rst_n)begin
      if(rst_n==1'b0)begin
         uart_tx<=1;               //空闲状态
      end
      else if(start_tx_flag) begin
		  if(cnt0==0)begin
           case(cnt1)
            4'd0:uart_tx<=0;         //起始位      
            4'd1:uart_tx<=tx_data[0]; 
				4'd2:uart_tx<=tx_data[1]; 
            4'd3:uart_tx<=tx_data[2];
            4'd4:uart_tx<=tx_data[3];
            4'd5:uart_tx<=tx_data[4];
            4'd6:uart_tx<=tx_data[5];
            4'd7:uart_tx<=tx_data[6];
            4'd8:uart_tx<=tx_data[7];
            4'd9:uart_tx<=1;       //停止位  
				default:;   
          endcase
        end  
      end 
end
endmodule

 

顶层模块：

//注意:
//串口助手设置:波特率9600 无奇偶校验位，8位数据位，一个停止位
//time:2019.11.13.22.41
module uart(
    input  clk    ,
    input  rst_n  ,
	input  uart_rx  ,
	output  uart_tx  ,
   output wire [7:0] seg_sel,
   output wire [7:0] segment
	
);

wire [7:0] data; 
wire uart_rx_done;
																
//数码管				
seg_num seg_disp_uut(
    .clk       (clk),
    .rst_n     (rst_n),
    .seg_sel   (seg_sel),
    .segment   (segment),
	 .data      (data)
 );


//FPGA接收串口助手发来的数据 
uart_rx uart_rx_uut(
     .clk    (clk),
    .rst_n   (rst_n),
    .uart_rx (uart_rx),
    .uart_rx_done(uart_rx_done),
	 .data    (data)
);
	 
//FPGA把接收的数据发送到串口助手上	 	 
uart_tx uart_tx_uut(
   .clk     (clk),
   .rst_n   (rst_n),
   .uart_tx (uart_tx),
   .data    (data),
   .tx_start(uart_rx_done)
 );
	 
endmodule

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

星空之火
关注
  • 27
    点赞
  • 踩
  • 151
    收藏
    觉得还不错? 一键收藏
  • 5
    评论
专栏目录
FPGA实现串口通信（接收+发送）
流浪的猫c的博客
03-20 1097
fpga实现串口通信（接收+发送）
FPGA-Verilog实现uart串口异步通信
qq_46490027的博客
03-26 8761
（开发板：SF-AT7，软件平台：Vivado 2016.2。完整代码在文末，包括仿真文件与设计文件，通过仿真与板级验证）本文对特权同学《深入浅出玩转FPGA》串口通信进行总结，利用verilog语言实现uart串口异步通信，FPGA接收串口发来的数据，并将接收到的数据通过tx端发送到PC端，在PC端串口打印显示数据
FPGA 串口通信（uart）初探篇（含源代码）
最新发布
Chihiro1911的博客
03-27 1798
串口协议中baud_rate波特率是很重要的知识点，字面意思就是一秒钟传输的码元（即一个0-1状态）的个数，就是指的是一秒钟传输的二进制位数，常见单位是bit/s和bps两种，常见的串口速度有115200bps（RS232串口）和9600bps and so on，下面是数据接收端的verilog代码实现，在串口通信时，一定要实现两边的波特率一致，这样才能够同步接收和发送，本次串口通信设置是baud=9600，表是1秒钟可以发送9600个数据位。本次博客，只为自己复盘相关知识，初学者，错误较多，请多指教。
FPGA篇（九）关于ASCII码
Nemo的博客
05-27 4436
ASCII（American Standard Code for Information Interchange:美国信息交换标准代码）是基于拉丁字母的一套电脑编码系统，主要用于显示现代英语和其他西欧语言。 它是现今最通用的信息交ASCII 码使用指定的7 位或8 位二进制数组合来表示128 或256 种可能的字符。 标准ASCII 码也叫基础ASCII码，使用7 位二进制数（剩下的1位二进制...
基于FPGA的ASCII码日期转时间戳算法实现
04-14 1335
基于FPGA的ASCII码日期转时间戳算法实现 本篇为学员项目经验分享。 画师，执笔绘画FPGA江湖 持续更新 欢迎关注！ 基于FPGA的ASCII码日期转时间戳算法实现 作者：画师 地点：上海 时间：2020.12.14 一、概念 时间戳是使用数字签名技术产生的数据，签名的对象包括了原始文件信息、签名参数、签名时间等信息。时间戳系统用来产生和管理时间戳，对签名对象进行数字签名产生时间戳，以证明原始文件在签名时间之前已经存在。 在一些通信当中，我们可能会使
政务服务一体化平台的电子证照需要时间戳服务吗？
u011893782的博客
06-21 982
今天接到一个业务电话，先是咨询了一下我们单位的时间戳服务，接着谈到国家电子证照共享服务系统，他被业务部门要求为电子证照提供时间戳服务。因为政务CA支撑了全国大部分单位的电子印章数字证书，但我还没听说过在电子印章签章时需要时间戳服务。 原来，业务单位要求生成电子证照时要加入时间，如证照发布时间取系统时间，担心系统出现偏差，这才有时间戳服务的需求。 当时我的回复如下： 1. 电子证照中的时间不应该取系统时间，时间应作为证照基础信息数据项，按流程人工审核填写。即纸质证照的时间如何确定的，电子证照就按相同方.
STC基础开发（一）串口调试UART、中断系统、系统时钟
qq_43580381的博客
12-24 1650
UART串口调试、中断系统和系统时钟。
基于FPGA Uart串口通信实验
热门推荐
天山懒人
09-04 1万+
基于FPGA Uart串口通信实验首先需要了解uart串口通信协议，根据个人专业需求不同，了解的层面可以不同。 UART简介 通用异步收发传输器（Universal Asynchronous Receiver/Transmitter)，通常称作UART。UART通信在工作中相当常见，项目中需要生成uart信号，在博客中记录下。uart是异步通信，因为它只有一根线就可以数据的通信。不像SPI,I2
FPGA串口多字节收发
08-11
FPGA串口多字节收发，含modelsim仿真
串口发送接收程序-FPGA
09-29
串口发送接收程序演示程序，verilog代码，很好用，我用过
串口通信原理和控制程序
01-19
第三条指令：showstr ，这个命令空格后边，可以添加任何字符串，让后边的字符串在 1602 液晶上显示出来，同时不管发送什么命令，单片机收到后把命令原封不动的再通过串口发送给电脑，以表示“我收到了??你可以检查下...
UART 串口通信FPGA数据接收程序（非常好）
10-04
自己开发的第一个UART程序就是参照这个程序开发，串口通信难点在于接收逻辑，参照这个文档可以把整个接收过程完整学习，同事借鉴开发出自己的串口逻辑。至于发送逻辑是个逆过程，而且更简单。
多路同步串口的FPGA传输程序
04-06
这是一个基于Verilog的多路同步串口的FPGA传输程序，有详细的程序说明，并通过测试。
fpga verilog 串口发送程序
07-06
串口发送程序 verilong 可使用
FPGA串口通信程序
05-27
实现FPGA与电脑串口的通信程序，Quartus II 13.0 上运行无误，所用FPGA芯片型号为Altera Cyclone IV E ,EP4CE15F23C8。烧写进FPGA开发板后，从串口助手向FPGA板发数据，可从串口助手收到发送数据加一后的结果。
串口接收多字节 Verilog程序
04-19
此程序完成的是FPGA接收上位机发送的多字节串口数据的工作，并把不同的字节分配给不同的寄存器，以完成相应的控制工作。（内含详细说明）
串口调试异常记录
m0_51518255的博客
03-23 823
原因 板载232芯片导致rx一直为高电平,ch430g驱动能力太弱无法拉低，导致收不到数据 硬件连接 A40I的串口通过CH430G连接到电脑 现象 电脑端发数据A40I接收不到 A40I发送数据电脑可以收到 排除 操作 结果 结论 主板向电脑发送数据 正常 波特率正常 主板做回环测试 正常 主板硬件正常，软件驱动正常 usb转ttl做回环测试 正常 usb转ttl正常 主板连着线做回环测试 正常 连接线正常 找一个新单片机接主板做收发测试 正常 怀疑usb转ttl驱动能
FPGA Verilog 串口无限多字节收发+流水灯程序+ModelSim仿真
pang9998的博客
11-13 6328
工作环境(蓝色粗体字为特别注意内容) 1，软件环境：Windows 7、Quartus II、ModelSim SE、串口调试助手 2，硬件环境：开发板:EP2C5T144C8N核心板、USB Blaster下载器 发现网上的FPGA学习资料多如牛毛，质量参差不齐，最近正好比较闲，于是花了三天时间，写了一个很好的FPGA例程，集成了串口无限字节收发模块、流水灯模块、ModelSim SE仿真脚本...
FPGA串口模块
weixin_42718330的博客
04-05 403
一、串口接收模块 module uart_rx #( parameter CLK_PERIOD = 0, parameter BAUD_RATE = 0, parameter CHECK_MODE = "NONE" )( input clk, input rst_n, input rxd, output reg rx_finish, output [7:0] data_r ); parameter BAUD_COUNTER = 1000_000_00
fpga串口控制led灯程序
06-09
以下是一个简单的FPGA串口控制LED灯程序，使用Verilog语言编写： ```verilog module Serial_LED( input clk, //时钟 input reset, //复位信号 input rx, //串口接收数据 output reg tx, //串口发送数据 output reg [7:0] led //LED灯控制信号 ); reg [7:0] rx_data; //接收到的串口数据 reg [2:0] state; //状态机状态 parameter IDLE = 3'b000; parameter RECEIVE = 3'b001; parameter SEND = 3'b010; always @(posedge clk) begin if(reset) begin state <= IDLE; //复位时状态机进入空闲状态 tx <= 1'b1; //串口发送信号置高 led <= 8'b0; //LED灯控制信号清零 end else begin case(state) IDLE: begin //空闲状态 if(!rx) begin //检测到串口接收到数据 state <= RECEIVE; //状态机进入接收状态 end end RECEIVE: begin //接收状态 rx_data <= {rx_data[6:0], rx}; //串口数据移位寄存器，将接收到的数据存储在寄存器中 if($time % 1048576 == 0) begin //延迟1秒，使得接收完成后可以进行处理 state <= SEND; //状态机进入发送状态 end end SEND: begin //发送状态 if(tx) begin //检测到串口发送完成 tx_data <= rx_data; //将接收到的数据发送回去 led <= rx_data; //LED灯控制信号与接收到的数据相同 state <= IDLE; //状态机回到空闲状态 end end endcase tx <= ~tx; //串口发送信号反转 end end endmodule ``` 此程序使用一个状态机控制串口数据的接收和发送，通过接收到的数据控制LED灯的亮灭。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值