VHDL时序逻辑器件学习笔记

最新推荐文章于 2024-08-28 07:55:34 发布
最新推荐文章于 2024-08-28 07:55:34 发布
阅读量4.5k 收藏 54
点赞数 10
分类专栏： 碎片 文章标签： VHDL时序逻辑电路
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_35000721/article/details/102782061
版权

Contents

1. 触发器的设计

1.1 基本D触发器的设计

基本的D触发器分为三个端口：信号输入端D、信号输出端Q、以及时钟信号输入CLK。
其工作特性：在时钟上升沿到来的瞬间，从输入端Q获取信号来更新输出端口D的信号，其余时刻输出信号D保持不变。
以下是实现代码：

LIBRARY IEEE; 
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY DFF1 IS
	PORT(
	CLK,D	:	IN STD_LOGIC;
	Q		:	OUT STD_LOGIC
	);
END DFF1;

ARCHITECTURE BHV OF DFF1 IS
SIGNAL Q1	:	STD_LOGIC;
	BEGIN
	PROCESS(CLK,D)	BEGIN
	IF CLK'EVENT AND CLK='1'
		THEN Q1<=D;
	END IF;
	END PROCESS;
	Q<=Q1;
END BHV;

最终仿真效果如下图所示
在这里插入图片描述

1.1.1 几种不同的上升沿触发检测方式

  1. 使用event函数与逻辑与组合形式
CLK'EVENT AND CLK='1'
  1. 更保险的event+逻辑与组合形式
CLK'EVENT AND (CLK='1') AND (CLK'LAST_VALUE='0')
  1. lastvalue函数形式
CLK='1' AND CLK'LAST_VALUE='0'
  1. rising_edge()函数形式
IF RISING_EDGE(CLK)

1.2 异步复位与时钟使能的D触发器

顾名思义，就是比基本的D触发器多了两个输入端：异步复位端RST和时钟使能端EN。对于异步复位端RST，只要其输入为“1”，D触发器输出端立即清零；对于时钟使能端EN，只有其为“1”时，D触发器才能接受时钟上升沿的信号，对输出端口产生信号更新。实现代码如下：

library ieee;
use ieee.STD_logic_1164.all;
entity dff2 is
port (
  D,CLK,EN,RST    :   IN std_logic;-- EN时钟使能  RST异步清零
  Q              :   OUT std_logic
) ;
end dff2;

architecture behav of dff2 is

  signal Q1   :   std_logic;

begin
reg : process( RST,EN,CLK,D )
begin
  if RST='1' then --触发器被清零
      Q1<='0';
      elsif EN='1' then
          if (CLK'EVENT AND CLK='1') then
              Q1 <= D;
          end if ;
  end if ;
end process ; -- reg
Q <= Q1;
end behav ; -- behav

这部分存在有两个疑问，留待后续解决：

  • process的敏感变量表中的敏感变量该如何选取呢？
    将进程内部判断语句中出现的变量、赋值符号右侧的变量都纳入敏感变量表中。
  • 仿真时存在一个10ns左右的延时是合理的吗？
    合理的！

1.3 同步复位控制的D触发器

顾名思义，该触发器含有四个输入端口，信号输入端D、时钟信号CLK，时钟使能信号EN以及同步复位端RST，“RST=1”只有在等到信号上升沿到达时才能起到清零作用。
这里需要注意两个重点：

  • 同步信号放置在时钟边沿检测以内（以下），异步信号放置在时钟边沿检测以外（以上）。
  • 在if判断语句中出现else语句说明该判断语句肯定是完整的，实例化后是一个组合逻辑器件。

以下是实现代码：

library IEEE;
use IEEE.std_logic_1164.all;

entity dff3 is 
port(
	RST,EN,CLK,D	:	in  std_logic;
	Q				:	out std_logic
);
end dff3;

architecture behav of dff3 is
	signal Q1	: 	std_logic;
	
	begin ---千万不要忘记architecture里的begin！
	reg:process (CLK,EN)	begin
	if (CLK'event and CLK='1' and EN='1') then --外部的if语句是不完整的，构成了时序逻辑器件
		if RST = '1' then --内部的if是完整的，构成了一个多路选择器
			Q1<='0';
			else --加上了else肯定是完整的判断语句
				Q1 <=D;
		end if;
	end if;	
	end process;
	Q <= Q1;
end behav;

仿真效果图如下：

在这里插入图片描述

2. 锁存器的设计

2.1 基本的锁存器

基本锁存器端口组成：

  • 输入端口：时钟信号CLK以及信号输入D
  • 输出端口：信号输出Q

基本锁存器工作特性：当CLK=‘1’时，输出信号Q时刻等于输入信号D，当CLK=‘0’时，输出信号Q保持。
实现代码如下：

library IEEE;
use IEEE.std_logic_1164.all;

entity LTCH1 is 
	port(
		CLK,D	:	in  std_logic;
		Q		:	out std_logic
	);
end LTCH1;

architecture bhv of LTCH1 is 
signal Q1		:	std_logic;

begin
	reg:process(CLK,D)	begin
		if CLK='1' then
			Q1 <= D;
		end if;
	end process;
	Q <= Q1;
end; --bhv

仿真波形如下：
在这里插入图片描述

2.2 含有清零控制的锁存器

3. 计数器的设计

3.1 简单的四位二进制加法计数器

3.2 带有异步复位和同步加载功能的十进制加法计数器

4. 移位寄存器的设计

5. 实验题目

1）设计一个带计数使能、进位输出、预置数及同步清0的增1二十进制计数器

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;
entity CNT20 is
  port (
	CLK,RST,EN,LOAD	:	in std_logic;-- 时钟信号、同步清零信号、计数使能信号、预置数信号
	DATA			：	in std_logic_vector(4 downto 0);--预置数信号
	DOUT			:	out std_logic_vector(4 downto 0);--计数输出
	COUT			：	out std_logic--进位输出
  ) ;
end CNT20;

architecture bhv of CNT20 is
	signal Q		:	std_logic_vector(4 downto 0);
begin
	REG : process( CLK,RST,EN,LOAD )
	begin
		if CLK'EVENT and CLK='1' then
			if RST='0' then	Q <= (others=>'0');-- 同步清零
			elsif EN='1' then
				if LOAD='0' then Q <= DATA;--采用低电平进行预置数
				elsif Q<19 then
					Q <= Q + 1;--未达到进位条件则进位
				else
					Q <= (others=>'0');--手动清零
				end if ;
			end if ;			
		end if ;
	end process ; -- REG

	COM : process( Q )
	begin
		if Q="10011" then --20进制计数到19
			COUT <= '1';
		else
			COUT <= '0';	
		end if ;
	end process ; -- COM
	DOUT <= Q;
end bhv ; -- bhv

2）设计并实现一个带计数使能及异步清0的增1、 8位二进制计数器

3）设计并实现一个带计数使能、进位输出、预置数及异步清0的增1/减1的8位二进制计数器

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;
entity CNT_8 is
  port (
	CLK,RST,EN,LOAD	:	in std_logic;-- 时钟信号、异步清零信号、计数使能信号、预置数信号
	DATA			：	in std_logic_vector(7 downto 0);--预置数信号
	DOUT			:	out std_logic_vector(7 downto 0);--计数输出
	COUT			：	out std_logic--进位输出
  ) ;
end CNT_8;

architecture bhv of CNT_8 is
	signal Q		:	std_logic_vector(7 downto 0);
begin
	REG : process( CLK,RST,EN,LOAD )
	begin
		if RST='0' then	Q <= (others=>'0');
			elsif CLK'EVENT and CLK='1' then
				if EN='1' then
					if LOAD='0' then Q <= DATA;
						else
							Q <= Q + 1;
					end if ;
				end if ;			
		end if ;
	end process ; -- REG

	COM : process( Q )
	begin
		if Q="11111111" then --
			COUT <= '1';
		else
			COUT <= '0';	
		end if ;
	end process ; -- COM
	DOUT <= Q;
end bhv ; -- bhv

注意，由于这个8位计数器是计满全部位，所以不需手动设置计数最高位的清零跳转。

4）设计6位串入并出左移移位寄存器(使用状态位实现数据自动加载)

--串行输入并行输出
library IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
entity SHIFT6_LEFT is
  port (
	CR,CLK,SHIFT    :   IN STD_LOGIC;  --清零信号、时钟信号、串行输入信号
	Y               :   OUT STD_LOGIC_VECTOR(5 DOwNTO 0)   --并行四位输出
	) ;
end SHIFT6_LEFT;

architecture A of SHIFT6_LEFT is

	signal TEMP_DATA    :   STD_LOGIC_VECTOR(6 DOWNTO 0); --共计7位，增加一位作为状态位

begin

REG1:process( CLK ) --状态位"011111"工作特性的设定
begin
	if CLK'EVENT AND CLK='1' then
		if CR='0' then--信号清零
			TEMP_DATA<="0000000";
			elsif TEMP_DATA(6)='0' then--状态位重载    --此句更改了TEMP_DATA
			--默认信号初始值都为0 (一般会先存在CR信号对TEMP_DATA进行清零)
				TEMP_DATA<="111110" & SHIFT ;
				else
					TEMP_DATA <= TEMP_DATA(5 DOWNTO 0) & SHIFT ;--信号左移：串行输入一位 & 高四位右移
		end if ;
	end if ;
end process ;


REG2:process( TEMP_DATA ) --并行输出时刻的设定
--每 移动一位\状态位重载 检测一次
begin
	if CLK'event and CLK='1' then
	   if TEMP_DATA(6)='0' then --输出状态位到达
		   Y <= TEMP_DATA(5 DOWNTO 0);
	   --else
		   --Y<="0000";
		end if ; 
	end if ;
end process ;
end A ;

5）设计6位并入串出右移移位寄存器

library IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
entity SHIFT6_RIGHT is
  port (
	CR,CLK    		:   IN STD_LOGIC; 
	SHIFT			:	IN STD_LOGIC_VECTOR(5 DOwNTO 0);
	Y               :   OUT STD_LOGIC   
	) ;
end SHIFT6_RIGHT;

architecture A of SHIFT6_RIGHT is

	signal TEMP_DATA    :   STD_LOGIC_VECTOR(11 DOWNTO 0);
begin

REG1:process( CLK )
begin
	if CLK'EVENT AND CLK='1' then
		if CR='0' then
			TEMP_DATA<=(others=>'0');
			elsif TEMP_DATA(0)='0' then 
				TEMP_DATA<=SHIFT & "011111";
				else
					TEMP_DATA(10 DOWNTO 0) <= TEMP_DATA(11 DOWNTO 1);
		end if ;
	end if ;
end process ;
Y <= TEMP_DATA(6);
end A ;

6）设计6位串入串出右移移位寄存器

7）设计6位并入并出左移移位寄存器

6. VHDL语言书写规范

摘录了几个我目前需要改进的、可以理解的VHDL书写习惯：
（完整版参考：VHDL书写规范）

  • 实体、结构名、端口信号、常量用大写标识；同样的，变量与一般信号使用首字母大写表示。
    在这里插入图片描述
  • VHDL保留字使用小写
  • 多比特信号都采用 downto描述
  • 调用IEEE库时，IEEE使用大写，其余使用小写
    在这里插入图片描述
  • 每个信号、变量、常量和端口的定义都要有注释
  • 进程之间使用“--------”隔开，若多个进程实现一个功能模块则，功能模块之间使用“–********”分隔。
  • 端口名要对齐。冒号要对齐,in或out类属要对齐,矢量定义要对齐。
  • 几个常见的信号缩写
    在这里插入图片描述
济川
关注
专栏目录
FPGA设计一个带有异步复位控制端和时钟使能控制端的10进制计数器.rar
06-22
FPGA设计一个带有异步复位控制端和时钟使能控制端的10进制计数器。 端口设定如下： 输入端口：CLK：时钟，RST：复位端，EN：时钟使能端，LOAD：置位控制端， DIN：置位数据端； 输出端口：COUT：进位输出端，DOUT：计数输出端。
【VHDL】常见触发器/锁存器/比较器/计数器的VHDL描述
_TFBoy的小茶馆
02-28 6255
触发器 锁存器 比较器 计数器 的VHDL描述
VHDL基本语法1--CLK‘EVENT AND CLK=‘1 & BIT_VECTOR
最新发布
weixin_39305628的博客
08-28 325
VHDL基本语法1--CLK'EVENT AND CLK='1 & BIT_VECTOR
FPGA（4）--VHDL--4位D触发器
叶绿体不忘呼吸
07-14 3569
文章目录一、实验目的二、实验内容三、实验设计四、实验结果及仿真 一、实验目的 掌握利用VHDL语言，进行基本时序元件的设计。 二、实验内容 利用VHDL语言设计含异步复位（RST）及使能端（EN）的4位D触发器，其中输入D及输出Q均为4位（STD_LOGIC_VECTOR），上升沿触发。通过编译、仿真验证功能正确性。 三、实验设计 １.依据D触发器的VHDL描述以及含异步复位和时钟使能的D触发器的VHDL描述相关知识。其描述如下。 ２.利用VHDL语言设计含异步复位（RST）及使能端（EN）的4位D触发
同步十进制加法计数器设计
热门推荐
weixin_42048463的博客
10-03 2万+
(1)逻辑抽象: 由分析, 共有10个有效状态, 需要 = 4 个触发器.设4个触发器编码变量自高位到低位依次设为、、、. 设加法进位输出变量为Y, 使用上升沿触发的触发器进行设计. 状态转换关系为 从0000开始计数, 经过10个脉冲后, 实现了0000->0001->0010->0011->0100->0101->011...
数字逻辑设计（5）
一只养生的程序猿。
10-01 2004
快速浏览数组逻辑设计
VHDL语言基础-时序逻辑电路-触发器
vizio.blog.csdn.net
02-10 4626
VHDL语言基础-时序逻辑电路-触发器
Altera FPGA和CPLD 设计学习笔记
04-27
《Altera FPGA和CPLD 设计学习笔记》是一份深入探讨FPGA（Field-Programmable Gate Array）和CPLD（Complex Programmable Logic Device）设计技术的珍贵资料，适用于电子工程师、计算机科学家以及对硬件开发感兴趣的...
采用 VHDL 语言设计一个4通道的数据采集控制模块-教程与笔记习题
05-19
然后，设计需要经过综合工具（如Synopsys的Synplify或Altera的Quartus）转化为可编程逻辑器件（如FPGA）的门级网表。 9. **硬件实现**：最后，编译后的网表将在目标FPGA上进行配置，通过JTAG或SPI等接口加载，实现...
EP1C3.rar_单片机开发_VHDL_
08-11
VHDL代码能描述数字逻辑电路，例如组合逻辑电路和时序逻辑电路，通过编译和下载到FPGA中，实现特定的功能。 软件编程方面，通常涉及到对单片机的控制，例如编写嵌入式程序，这些程序可能运行在FPGA内部的处理核心...
特权同学 FPGA边码边学 学习笔记（附学习完整代码）
12-03
**特权同学 FPGA 边码边学 学习笔记概述** 本资源是一套针对FPGA初学者的学习资料，主要由特权同学提供，旨在帮助初学者掌握FPGA的基础知识和实践技能。通过阅读这份学习笔记和配套的Verilog代码，你可以逐步了解并...
VHDL 实验三 含异步清零和同步使能的加法计数器
12-24
这是十进制计数器，当设计文件加载到目标器件后，将数字信号源的时钟 选择为 1HZ，使拨动开关 K1 置为高电平（使拨动开关向上），四位 LED 会按照实验 原理中依次被点亮，当加法器加到 9 时，LED12（进位信号）被点亮。当复位键（按 键开关的 S1 键）按下后，计数被清零。如果拨动开关 K1 置为低电平（拨动开关向 下）则加法器不工作。
std_cf_2s60_ES.rar_CF_CF卡_vhdl cf
09-19
在IT行业中，FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，常用于数字电路设计。Altera是全球领先的FPGA供应商之一，其产品广泛应用于各种领域，包括通信、工业、医疗、航空航天等。本教程主要关注...
【VHDL 并行语句执行】
YUE__zy的博客
07-04 1700
VHDL初学
笔记：FPGA与VHDL语言学习2
qq_43029779的博客
02-06 2218
FPGA与VHDL语言学习2 目录 1. 7位2进制计数器程序，要求计算器从0开始计数，计数到59（十进制的59，看到的是二进制数）后归零，重新循环计数 2. 2位十进制计数器程序，要求计数器从00开始计数，计数到53（十进制的53，看到的是十进制数53）后归零，重新循环计数，进行仿真测试 3. 2位十进制计数器程序，要求计数器从00开始计数，计数到83后归零，重新循环计数，进行仿真测试 4. 半整数与奇数分频器设计 1、参考PPT第五章第二节的4位2进制计数器程序，设计一个7位2进制计数器程序，要求计算器
【VHDL】VHDL实现同步置数，异步复位的D触发器设计
凡的博客
05-12 7522
同步置数，异步复位的D触发器设计 程序` LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY D IS PORT (clk,R,S: IN STD_LOGIC; D: IN STD_LOGIC_vector(3 downto 0); Q: OUT STD_LOGIC_vector(3 downto 0)); END entity; ARCHITECTURE one OF D IS BEGIN PROCESS(clk,R,S,D) BEGIN I.
D触发器VHDL
斯坦福-MIT-Harvard-CMU
06-07 2020
这段VHDL代码定义了一个带有复位和设置输入的D触发器。让我们一步步来看：首先，你在使用IEEE库中的标准逻辑包。包含了用于描述数字逻辑电路的类型和函数。和提供了一些操作无符号逻辑向量的函数，例如加法、减法等。然后，定义了一个名为DTriggerDCPRdQnQSdQnQQnQQ在dataflow架构中，定义了一个处理程序，它在CPRd，或Sd的值改变时运行。如果Rd的值为 ‘0’，则清除触发器的状态；如果Sd的值为 ‘0’，则设置触发器的状态；如果CP的值在上升沿，即从 ‘0’ 变为 ‘1’，则根据。
EDA
hengiyun
09-17 1373
EDA 文章目录EDAEDA 技术概述程序结构和数据对象数据类型与顺序语句并行语句并行信号赋值语句VHDL 运算操作符仿真延迟 EDA技术概述 现在电子设计技术的核心已日趋转向基于计算机的电子设计自动化系统，及 EDA 技术。EDA 技术就是依赖功能强大的计算机，在 EDA 工具软件上，对以硬件描述语言 (HDL) 为系统逻辑描述手段完成的设计文件。 EDA 技术的发展分为 3 个阶段：20 世纪 70 年代，在集成电路制作方面，MOS 工艺已得到广泛的应用；20 世纪 80 年代，集成电路进入了 CMO
VHDL同步复位(清零)与异步复位（清零）的简易区分
qq_17018135的博客
03-18 8161
同步：必须要等待时钟信号的有效沿（上升或下降）时，再判断复位（清零）信号是否有效，两个必须保持同步才能保证复位（清零）。 异步：不管时钟信号状态如何，只要复位（清零）信号为有效，立即复位（清零）。 ...
深入数字逻辑：EDA软件与HDL学习指南
课程重点在于逻辑设计和分析的基本方法，包括逻辑门电路、组合逻辑电路和时序逻辑电路等，同时也关注数字集成电路和可编程逻辑器件（PLD）的使用。在学习过程中，学生应注重理解基础原理，而非过分关注内部构造，...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值