同步十进制加法计数器设计

最新推荐文章于 2024-05-24 15:38:05 发布

好梦成真Kevin

最新推荐文章于 2024-05-24 15:38:05 发布

阅读量2.3w

点赞数 26

分类专栏：数字电路文章标签：同步时序逻辑电路设计

本文链接：https://blog.csdn.net/weixin_42048463/article/details/101828569

版权

本文详细介绍了同步十进制加法计数器的设计过程，包括逻辑抽象、状态图和表的绘制、选择JK触发器、检查自启动功能，以及设计心得。强调了无效状态的处理和电路自启动的重要性，指出该设计对于理解同步时序逻辑电路的基础和进阶学习至关重要。

摘要由CSDN通过智能技术生成

(1)逻辑抽象:

由分析, 共有10个有效状态, 需要 $\left \lceil \log(2, 10) \right \rceil$ = 4 个触发器.设4个触发器编码变量自高位到低位依次设为 $Q_{3}$ 、 $Q_{2}$ 、 $Q_{1}$ 、 $Q_{0}$ .

设加法进位输出变量为Y, 使用上升沿触发的触发器进行设计. 状态转换关系为从0000开始计数, 经过10个脉冲后, 实现了0000->0001->0010->0011->0100->0101->0110->0111->1000->1001->0000的状态转换. 按照上升沿触发的方式要求, 在1001->0000时, Y由0->1.

(2)绘制状态图, 并转换为状态表:

由于状态转换关系比较明确, 这里直接绘制出状态表即可.

同步十进制加法计数器状态表
$^{{Q_{3}}^{n}}$	$^{{Q_{2}}^{n}}$	$^{{Q_{1}}^{n}}$	$^{{Q_{0}}^{n}}$	$^{{Q_{3}}^{n+1}}$	$^{{Q_{2}}^{n+1}}$	$^{{Q_{1}}^{n+1}}$	$^{{Q_{0}}^{n+1}}$
0	0	0	0	0	0	0	1	0
0	0	0	1	0	0	1	0	0
0	0	1	0	0	0	1	1	0
0	0	1	1	0	1	0	0	0
0	1	0	0	0	1	0	1	0
0	1	0	1	0	1	1	0	0
0	1	1	0	0	1	1	1	0
0	1	1	1	1	0	0	0	0
1	0	0	0	1	0	0	1	0
1	0	0	1	0	0	0	0	1

(3)选择触发器, 绘制状态激励表:

这里选择JK触发器, 对于JK触发器, 有下述关系:

JK触发器状态
$Q^{^{n}}$	$Q^{^{n+1}}$
0	0	0	$\times$
0	1	1	$\times$
1	0	$\times$	1
1	1	$\times$	0

同步十进制加法计数器状态激励表
$^{{Q_{3}}^{n}}$	$^{{Q_{2}}^{n}}$	$^{{Q_{1}}^{n}}$	$^{{Q_{0}}^{n}}$	$^{{Q_{3}}^{n+1}}$	$^{{Q_{2}}^{n+1}}$	$^{{Q_{1}}^{n+1}}$	$^{{Q_{0}}^{n+1}}$		$J_{3}$	$K_{3}$