Aurora核可配置是否将shared logic包含在示例工程内。两种模式下区别主要在于时钟接口与复位接口,但复位可以采用外部的统一的复位模块,因此主要区别是时钟接口。UG576中给出了txoutclk(GT核提供,可配置来源)与uerclk(用户使用)、userclk2(系统使用)的关系。
在In example design模式下,示例工程中txoutclk经过BUFG驱动了两个userclk(这里sync_clk即为userclk2)。而参考时钟由差分对经过IBUFDS转为单端后输入核。
In example design
在incore模式下,tx_out_clk经过bufg为用户提供时钟这部分包含在了核内,用户可以直接得到用户时钟接口。而参考时钟可以选择是否单端输入,在为多个核提供参考时钟时可以采用下图的连接方式,差分参考时钟输入的核为外部提供了单端的输出,为另一个核提供单端输入。注意,不可选择多个差分输入核而连接到一个输入差分时钟,这样会造成输入驱动多个IBUFDS报错,但可以在外部转单端后输入不同的单端模式核。
Incore single_ended/diff