ARM CORTEX A9 微处理器与嵌入式设计（五）总线技术

最新推荐文章于 2024-03-25 18:43:26 发布
最新推荐文章于 2024-03-25 18:43:26 发布
阅读量2.3k 收藏 11
点赞数 2
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_35608277/article/details/105292830
版权

文章目录

0互联结构

互联结构(interconnection structure)指计算机系统中连接各子系统的通路集合。
而总线(bus)是使用最普遍的互连结构。

  • 非总线结构
    在这里插入图片描述在这里插入图片描述
  • 总线结构
    在这里插入图片描述在这里插入图片描述

总线优点

  • 低耦合，减少部件间连线的数量
  • 扩展性好，便于构建系统
  • 便于产品的更新换代

1总线技术

总线是计算机系统中模块与模块之间、部件与部件之间、设备与设备之间传送信息的一组公用信号传输线。

1.1 总线基础

1.1.1 要素（介质、协议）

(1)线路介质
  1. 种类：有线（电缆、光缆）、无线（电磁波）
  2. 特性：
    原始数据传输率、带宽
    对噪声、失真、衰减的敏感性等
（2）协议
  • 电气性能：
    总线信号：有效电平、传输方向/速率/格式等
    总线时序：规定通信双方的联络方式
    总线仲裁：规定解决总线冲突的方式
    其它：如差错控制等
  • 机械性能：如接口尺寸、形状等
    在这里插入图片描述

1.1.2 分类

在这里插入图片描述

1 结构层次（位置）

在这里插入图片描述

片内（上）总线

在这里插入图片描述

  • 简单高效
    • 结构简单：占用较少的逻辑单元
    • 时序简单：提供较高的速度
    • 接口简单：降低IP核连接的复杂性
  • 灵活，具有可复用性
    • 地址/数据宽度、互联结构、仲裁机制可变
  • 功耗低
    • 信号尽量不变、单向信号线功耗低、时序简单

ARM的AMBA 、IBM的CoreConnect、Silicore的Wishbone、Altera的Avalon

ARM的AMBA

在这里插入图片描述

  • 先进高性能总线AHB （Advanced Highperformance Bus）
    • 适用于高性能和高吞吐设备之间的连接，如CPU、片上存储器、DMA设备、DSP等
  • 先进系统总线ASB（Advanced System Bus）
    • 适用于高性能系统模块。与AHB的主要不同是读写数据采用了一条双向数据总线
  • 先进外设总线APB Advanced Peripheral Bus）
    • 适用于低功耗外设，经优化减少了功耗和接口复杂度
片间总线

在这里插入图片描述

系统内总线

PCI ISA 插板级总线
在这里插入图片描述
在这里插入图片描述

通信总线

在这里插入图片描述

ps 局部总线

指的是PCI
在这里插入图片描述
计算机总线结构
在这里插入图片描述

2 总线功能/信号类型

在这里插入图片描述

在这里插入图片描述在这里插入图片描述
现代计算机总线结构
在这里插入图片描述

3 数据传输方式（时序）

数据格式：串行和并行

串行数据传输时，数据是一位一位地在通信线上传输的
在这里插入图片描述
时序：同步和异步
单步和突发

1.1.3 性能

总线带宽=总线速率x（总线宽度/8）

总线负载能力

1.2 仲裁体系结构

总线仲裁也称总线判决，其目的是合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突。

1.2.1 总线控制器

作用

  • 总线系统的资源分配与管理
  • 提供总线定时信号脉冲
  • 负责总线使用权的仲裁
  • 不同总线协议的转换
  • 不同总线间数据传输的缓冲

1.2.2 分类

集中/分布，串行/并行

(1)集中/分布
分布式(对等式)仲裁

任意一个请求后，总线置为忙，其他等待
在这里插入图片描述
控制逻辑分散在连接于总线上的各个部件或设备中

集中式(主从式)仲裁

采用专门的控制器或仲裁器
在这里插入图片描述

  • 特点：
    各主控模块有独立的请求信号线BR和允许信号线BG 其优先级别由总线仲裁器内部模块判定；
  • 优点：总线请求响应的速度快；
  • 缺点：扩充性较差；

总线控制器或仲裁器可以是独立的模块或集成在CPU中

(2)串行/并行
串行

特点：各主控模块共用请求信号线BR和忙信号线BB， 其优先级别由其在链式允许信号线上的位置决定；
主控模块数目较多时，总线请求响应速度较慢；
在这里插入图片描述

(3) 串并行二维仲裁

在这里插入图片描述
综合了前两种仲裁方式的优点和缺点

1.3 总线操作与时序

1.3.1 总线操作

通过总线进行信息交换的过程。

总线周期

总线设备完成一次信息交换的时间，如存储器读/写周期、I/O口读/写周期、DMA周期、中断周期等。

  • 多主控制器系统的总线操作周期一般分为四个阶段：总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段
  • 单主控制器系统的总线操作周期一般只需要寻址和传数两个阶段
    -在这里插入图片描述

1.3.2 总线时序

总线事件的协调方式，目的是实现可靠的寻址和数据传送。

  • 同步：所有设备采用统一时钟信号进行收发定时
  • 异步：依靠==握手(handshake)==信号实现收发控制
  • 半同步：具有同步总线的高速和异步总线的适应性
同步

地址、数据及读/写等控制信号可在时钟沿处改变
数据传输速率快
在这里插入图片描述

异步

系统中可以没有统一的时钟源，模块之间依靠各种联络（握手）信号进行通信
在这里插入图片描述

半同步

同时使用主模块的时钟信号和从模块的联络信号
兼有同步总线的速度和异步总线的可靠性与适应性
在这里插入图片描述

2 总线标准

2.1基本含义

在这里插入图片描述
与接口标准（通信总线）对比
在这里插入图片描述

特性

在这里插入图片描述

  • 机械
  • 电气
  • 时序
  • 逻辑 信号电平
  • 通信协议

2.2 并行总线标准

AMBA（片内总线）、PCI（系统内总线）、VXI （系统外总线）
传输速率用带宽（MB/s）
在这里插入图片描述

(1)AMBA

AHB

AHB总线的基本传输周期
1．地址传送阶段：传送地址与控制信号。
只持续一个时钟周期，在HCLK 的上升沿数据有效，所有的从模块都在这个上升沿采样地址信息。
2．数据传送阶段：传送数据和响应信号。
可以持续一个或几个时钟周期（HREADY 信号为低电平时加入等待周期）。
在这里插入图片描述

APB

  • APB 桥是唯一的主模块（系统总线上的从模块）

    • 锁存地址并在地址译码后生成唯一的PSELx
    • 触发使能信号PENABLE
    • 驱动数据信号

  • 主要用于低带宽外设的连接
    在这里插入图片描述

(2)PCI

集中式同步仲裁
在这里插入图片描述
在这里插入图片描述

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

2.3 串行总线标准

RS232rs232介绍、USB、SPI、现场总线CAN
在这里插入图片描述

在这里插入图片描述
USB异步

串行数据的通信方式

在这里插入图片描述

传输速率

并行通信中，传输速率是以每秒传送多少字节（B / S）来表示。
串行通信中，传输速率在基波传输的情况下（不加调制，以其固有的频率传送）是用每秒钟传送的位数（bit／s）即波特率来表示。
在这里插入图片描述
波特率因子接收时钟和发送时钟与波特率有如下关系：F=n×B

这里F是发送时钟或接收时钟的频率;B是数据传输的波特率；n称为波特率因子

距离

串行数据在基波传送方式下（指信号按原样传输），通常只能传输几十米至几百米，并且传输速率越大，传输距离越短。通常采用载波传送。
如：可将数字信号利用MODEM调制到300 ~ 3300Hz频段以利用公用电话线进行传输。

差错控制

在串行数据长距离的传送过程中，很容易由于突发性干扰（电气干扰、天电干扰等）而引起误码，所以差
错控制能力是衡量串行通信系统性能的一个重要指标。
差错控制通常包括两方面的内容：

  • 检错：如何发现传输中的错误。奇偶校验
  • 纠错：发现错误后,如何消除和纠正错误 。CRC
常见错误

在这里插入图片描述

方式

1.检错重发ARQ 奇偶校验
奇校验：加上奇偶校验位一共有奇数个1
在这里插入图片描述
2.前向纠错FEC CRC
ref
CRC原理介绍及verilog
在这里插入图片描述
3.混合纠错HEC

串行总线时序

根据通讯类型，通讯时序可分类：异步和同步

对比
  • 同步通信中除数据外还必须传送时钟，系统较复杂
  • 同步通信中附加的信息量少，传送效率较高； （同步通信中每个数据块会增加一些冗余信息， 而异步通信中每个字符都会有一些附加信息位。）
  • 同步通信每次传送一个数据块，块中各字符间不允许有间隔（如遇上有字符未准备好的情况应填入同步字符）；而异步通信每次传送一个字符，字符间间隔任意；

因此，同步串行通信适合较快地传送大批数据的场合，一般用于网络通信中；而异步串行通信适合较慢地传送间断性的数据，一般用于点对点通信中。

1 同步串行通信

同步串行通信以数据块为基本单位，传输时字节与字节之间、位与位之间都需要严格同步，因此收发双方需要使用（传送）同一时钟信号。
同步串行通信通常采用CRC校验方法进行数据的检错和纠错。

数据格式

在这里插入图片描述

2 异步串行通信

异步串行通信以字符（帧）为基本单位，传输时帧与帧之间无时序关系，收发双方只需保证接收时钟和发送时钟在误差范围内同频率，而无需使用（传送）同一时钟源。

收发双方的本地时钟＝波特率因子n×波特率

但帧内各位按固定时序和顺序传送。

数据帧格式

异步串行通信传送的数据格式可如下定义：

  • 首先传送1位起始位（固定是低电平）。
  • 再从最低位（b0）开始传送7位信息位，
  • 然后是1位奇偶校验位，
  • 最后是1位（或1.5位、2位）停止位（一般是高电平）。
    在这里插入图片描述

可能的错误类型：奇偶校验错，帧格式错，溢出错

通信仲裁

在这里插入图片描述

典型总线和接口

USB

串行，大多异步

  • 连接简单，支持P&P及热拔插，无需电源
  • 接口体积小，兼容性好，支持多连接
  • 3种传送速度、4种传送模式适用各种外设
  • 半双工异步串行总线，具有主从结构
硬件组成

USB HOST
USB DEVICE
USB HUB

软件组成
  • 主控制器驱动程序(Host Controller Driver)
    安装在主机（计算机中），通过HUB完成初始化，在主控制器与USB设备之间建立通信信道，并完成对USB交换的调度。
  • 设备驱动程序(USB Device Driver)
    安装在主机（计算机中），通常由操作系统或USB设备制造商提供。
  • USB芯片驱动程序(USB Driver)
    固化在USB设备内部，在设备上电时进行初始化，并根据设备特征在请求发生时组织数据传输。
数据格式

在这里插入图片描述

由于连线不能过长(5 m)，所以通常最多只能级连5级。
https://wenku.baidu.com/view/c4950a68af1ffc4ffe47acb5.html

RS232 422 485

串行异步

SPI

串行同步

I2C

串行同步

CAN

Controller Area Network
现场总线也称现场网络，是一种工业数据总线，指安装在制造或过程区域的现场装置与控制室内的自动装置之间的数字式、串行、多点通信的数据总线。

ref
PCI
https://wenku.baidu.com/view/66dfb897a76e58fafab003b5.html

rrr2
关注
Cortex-A9 ARM 体系结构与接口技术
10-26
Cortex-A9 ARM 体系结构与接口技术 FS4412部分，华清远见教程
Cortex-A9-MPCore-Technical-Reference-Manual.rar_A9_ARM A9_arm mp
07-15
《Cortex-A9 MPCore 技术参考手册》是针对 ARM 公司设计的一款高性能处理器内核——Cortex-A9 的详细技术文档。Cortex-A9 是基于 ARMv7 架构的多核处理器，广泛应用于移动设备、嵌入式系统和服务器等领域，具有高...
AMBA标准总线接口
qq_39794062的博客
03-08 1431
一、AMBA概述 AMBA高级处理器总线架构，不同的速率需求构成了为高性能SoC设计的通信标准： AHB(advanced high-performance bus)高级高性能总线 APB(advanced peripheral bus)高级外围总线 AXI(advanced eXtension interface)高级可拓展接口 AHB AHB主要是针对高效率、高频宽以及快速系统模块所设计的总线，它可以连接如微处理器、芯片上或者芯片外的内存模块和DMA等高效率模块。 APB APB主要用在低速且低功率
mpu6050设备树如何填写，cortex-A9架构
一口Linux的专栏
09-17 608
设备树 硬件电路图如下： 由上图所示硬件使用的是I2C通道5， 2. 查找exnos4412的datasheet 29.6.1节，对应的基地址为0x138B0000。 3. 由上图可知中断引脚复用的是GPX3_3。 4. mpu6050从设备地址为0x68。 根据图1 可知 AD0接地的 值为 0 参考mpu6050的datasheet，如下： 可知从设备地址为0x68； linux内核中三星已经为I2C控制器和设备节点的编写提供了说明手册： \Documentation\devicetree
[转]AMBA标准总线接口
weixin_40634003的博客
12-07 196
一、AMBA概述 AMBA高级处理器总线架构，不同的速率需求构成了为高性能SoC设计的通信标准： AHB(advanced high-performance bus)高级高性能总线 APB(advanced peripheral bus)高级外围总线 AXI(advanced eXtension interface)高级可拓展接口 AHB AHB主要是针对高效率、高频宽以及快速系统模块所设计的总线，它可以连接如微处理器、芯片上或者芯片外的内存模块和DMA等高效率模块。 APB APB主要用在低速且低功率
嵌入式：ARM存储器组织、协处理器及片上总线
timerring的博客
12-13 1045
寄存器组 : 存储器层次的顶层，典型为32个32位寄存器，访问时间为几个ns片上RAM ：和片上寄存器组具有同级的读写速度。成本较高。片上Cache ：容量为8~32KB，访问时间大概为10ns。主存储器 ：可能在几兆到1G的动态存储器。访问时间大约50ns。硬盘：后援存储器，容量从几百兆到几十GB，访问时间为几十ms。嵌入式系统通常没有硬盘，因此也不采用页方式，但是许多嵌入式系统采用cache，ARM CPU采用了多种Cache结构。
基于ARM Cortex-A9 MPCore嵌入式多核操作系统内核研究与实现.pdf
09-21
基于ARM Cortex-A9 MPCore的嵌入式多核操作系统设计与实现涉及了对称多处理器架构的深入理解，ARM Cortex-A9 MPCore芯片的硬件特性，以及如何在Zynq-7000平台上实现多核操作系统的关键技术。多核启动模块、中断处理...
32位嵌入式微处理器--ARM、MIPS、PowerPC、DSP.pdf
06-27
随着技术的发展，ARM推出了Cortex系列，如Cortex-A9，引入了更先进的超标量流水线、NEON多媒体处理引擎、浮点运算单元、优化的缓存系统和高级分支预测技术，进一步提升了性能和能效。 其次，MIPS是另一种流行的RISC...
ARM Cortex-A9技术手册详细解读
CoretexA9_GFHD_cortex" 中的 "trm" 代表 "Technical Reference Manual"（技术参考手册），是 ARM 公司发布的官方文档，用于详细介绍 Cortex-A9 处理器的技术规格、编程模型、指令集、系统设计和调试接口等信息。...
中芯国际与灿芯半导体40LL双核ARM Cortex-A9测试达1．3GHz.pdf
08-29
他们联合开发的基于ARM Cortex-A9双核处理器的测试芯片达到了1.3GHz的频率，该芯片集成了多种功能模块，如L1缓存、调试和追踪模块、AMBA AXI总线以及各种接口。高速定制存储器和单元库的使用提升了芯片的整体性能。 ...
ARM外围器件和总线的关系
最新发布
2401_83158334的博客
03-25 345
因此，在ARM系统设计中，需要合理选择和配置总线，以满足外围器件的带宽和传输速率需求。因此，在ARM系统设计中，需要充分考虑总线与外围器件的关系，进行合理的选择和配置。最后，随着技术的发展和应用需求的变化，ARM外围器件的种类和功能不断增加，对总线的要求也越来越高。因此，在ARM系统设计中，需要不断研究和探索新的总线技术，以适应外围器件的发展和应用需求的变化。首先，总线在ARM架构中起着桥梁的作用，连接处理器和其他系统组件，包括外围器件，以实现数据和控制信号的传输。
下列哪种总线不是微型计算机,微机原理试题及答案
weixin_29927965的博客
06-27 400
《微型计算机原理及接口技术》试题(120分钟)班级姓名学号教师一. 单项选择题(在每小题的四个备选答案中选出一个正确的答案，并将其号码填写在题干后面的○中。每小题2分，本题共30分)-1.指令MOV AX,[BX][SI]中源操作数的寻址方式是( )A.寄存器间接寻址B.变址寻址C.相对寻址D.基址变址寻址0.8086 CPU内有指示下条指令有效地址的指示器是( )A.IPB.SPC.BPD.SI...
AHB2APB 同步桥的设计代码（Verilog）
SummerXRT的博客
08-25 1万+
????关于AHB2APB的设计请看：AHB2APB设计 ????关于AHB2APB的验证请看：AHB2APB验证 ????关于AHB2APB的验证请看：AHB2APB验证数据是否需要寄存一拍的控制信号的产生，如下代码： //------数据寄存------- wire rdata_reg_param; // REGISTER_RDATA，寄存读数据 wire wdata_reg_param; // REGISTER_WD
apb/axi异步桥实现
cy413026的博客
03-20 1万+
1.基本异步处理电路 1.1电平同步 1.2脉冲同步 现将脉冲变成电平，同步之后再恢复， 1.下面是脉冲展电平的做法 2.下面是电平恢复脉冲 1.3异步fifo 1.4demux同步 DEBUX通过一个同步到目标时钟域的信号作为目标时钟域多比特数据更新的使能信号 2.Qualifier synchronization 其实和demux很相像，先选择一个quali...
片上总线Wishbone 学习（一）片上总线综述
weixin_34060299的博客
01-29 94
https://blog.csdn.net/ce123_zhouwei/article/details/6926425 转载于:https://www.cnblogs.com/mikewolf2002/p/10335453.html
设计AHB2APB同步桥
热门推荐
SummerXRT的博客
08-21 1万+
设计注意事项 1.HREADYOUT信号 从下图我们可以看到，master和slave都会有一个HREADY信号输入，slave产生HREADYOUT信号经过MUX后形成HREADY信号，如果刚开始HREADYOUT信号均为低，系统就会处在等待状态。 要求：HREADYOUT信号在复位后必须为高。 2.Memory Map的边界地址对齐 当AHB总线上的master对slave进行读写时，发出的地址经过AHB总线的译码器(通过内存映射表) 产生该地址所对应slave的选择信号，选中对应的slave；这样就
片上总线Wishbone 学习（零）前言
ce123的技术博客
11-02 6463
片上总线Wishbone 学习（零）前言             为了更加升入的理解片上系统，比如S3C2440等，今天开始学习片上总线。首先学习Silicon的Wishbone，之后学习ARM的AMBA。之所以先学习Wishbone，主要是因为Wishbone是一个轻量级规范，适合入门学习。
计算机组成原理 总线仲裁 总线
weixin_51472145的博客
03-11 2586
总线仲裁
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值