- 博客(2)
- 资源 (13)
- 问答 (2)
- 收藏
- 关注
原创 利用Vivado进行Verilog仿真
step1 建立vivado项目,verilog语言2 项目中增加verilog文件3 编写.v文件`timescale 10ns / 1ns//////////////////////////////////////////////////////////////////////////////////// Create Date: 2019/12/25 22:54:05// D...
2019-12-25 23:20:46 10739
原创 阻塞赋值、非阻塞赋值和延迟
阻塞赋值(Blocking)格式 b = a特点:赋值语句执行完后,块才结束;b的值在赋值语句执行完后立刻就改变;可能产生意想不到的结果。举例:如果a=1,b=2,c=3;在一个always模块里面always@(or)begin b=a; c=b;end上例中的 "always"块用了阻塞赋值方式。clk信号的上升沿到来时,将发生如下的变化:b...
2019-12-22 12:51:39 4854
win和linux操作系统文件互传 WinSCP-5.17.6-Setup
2020-10-09
Qt安装遇到的问题修复解决方案
2020-08-22
labelme2COCO格式转换,包含了面积计算
2019-04-09
《数学建模算法与应用习题答案》课后习题源码pdf
2018-11-10
C++/OpenCV2.4.xx印刷数字精确识别源码
2018-11-06
ubuntu磁盘空间再分配 不重装系统情况下如何把/usr多余空间给/home
2019-05-12
Opencv image watch auto maximize contrast
2018-06-09
TA创建的收藏夹 TA关注的收藏夹
TA关注的人