ise如何取消关联modelsim

已于 2022-05-25 23:02:16 修改
阅读量304 收藏 3
点赞数 1
分类专栏： xilinx ise 文章标签： fpga开发
于 2022-05-25 22:47:01 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_35660144/article/details/124975161
版权

ise使用modelsim仿真时很多的习惯，但是有时候关联后又后悔了，想使用原软件仿真工具时就很烦，modelsim卸载了也没用，把ise卸载重装也这样，好烦。
1.
在这里插入图片描述

解决卸载modelsim后俩都不能使用了，找了半天都是教怎么关联的，没有教怎么不使用modelsim的。按照网上教程重新走一遍也取消不掉，好烦！
找了半天终于在选择芯片的时候找到了它的位置。。。记录一下，刚接触ise，着实比vivado教程少的太多了。
2.
在这改
3.
在这里插入图片描述

终于找到我的大宝贝了。。。。。
4.

在这里插入图片描述
真好。。。。。
5.
在这里插入图片描述
爽。。。。。。
6.
在这里插入图片描述

鄙人菜鸡
关注
  • 1
    点赞
  • 踩
  • 3
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
vivado与modelsim联合仿真之改动代码后不用关闭modelsim重新启动
qq_35686518的博客
08-30 984
在vivado与modelsim联合仿真过程中，经常会对着波形改动自己的代码，我之前都是改动代码并保存之后关闭modelsim，在vivado里面重新点击run simulation 来重新唤醒modelsim。如下图所示：后面代码复杂之后，每次重新唤醒modelsim都要很长时间。如何不关闭modelsm在modelsim里面重新编译代码呢？
Vivado与Modelsim联合仿真配置【图文并茂】
学习成长记录
07-18 6603
本文讲述在安装完Vivado和Modelsim后，如何编译关联仿真库的操作步骤。在开始配置之前，请先安装好Vivado和Modelsim，我使用的是Vivado2018.2和Modelsim-SE10.7。
modelsim和debussy的配置
gtkknd的专栏
10-28 4303
ModelSim是HDL仿真软件，Debussy是波形查看软件；搭配使用，相当爽 配置篇 1 安装、和谐软件。略。 2 拷贝文件..\Novas\Debussy\share\PLI\modelsim_pli\WINNT\novas.dll至文件夹..\modeltech_6.5\win32。 3 取消文件..\modeltech_6.5\modelsim.ini的只读属性后，打
modelsim 常用快捷键
leixj的博客
10-22 3647
1、鼠标操作： Ctrl+鼠标左键从左上向右下拖拉：放大（选中区域） Ctrl+鼠标左键从左下向右上拖拉：缩小 2、键盘操作： c ：当前光标居中并放大 i,I,+ ：(Zoom in)放大 o,O,-：(Zoom out)缩小 f,F ：(Zoom full)缩放至满屏...
debussy和modelsim联合使用的
qq_39097092的博客
07-25 1410
这里写自定义目录标题 debussy 将debussy安装目录下(例如:D:\Novas\Debussy\share\PLI\modelsim_pli\WINNT)的novas.dll复制到modelsim 安装目录下的win32下 去掉modelsim.ini的只读属性(modelsim.ini在安装目录上一级，即win32文件同级目录)，找到 ;Veriuser =veriuser.sl，改为Veriuser = novas.dll (注意此处要去掉最前面的;，若是vhdl语言，则novas.dll可以
ISE14.7与modelsim联合仿真教程
05-09
本文件详细解说了如何进行ISE14.7和modelsim进行联合仿真。
ISE关联Modelsim方法总结
06-12
ISE关联Modelsim方法。非常方便的把ISE的宏单元以及IP的编译文件与Modelsim关联。Modelsim中直接调用编译文件，快捷进行仿真设计
Xilinx ISE12.3关联Modelsim6.5
11-02
### Xilinx ISE12.3关联Modelsim6.5 #### 一、概述 Xilinx ISE (Integrated Software Environment) 是Xilinx公司提供的一款综合性的FPGA/CPLD设计工具，广泛应用于数字逻辑设计领域。ISE支持从设计输入、仿真验证...
modelsim 与 ISE的关联方法
02-11
### modelsim 与 ISE的关联方法 #### 一、前言 在FPGA开发过程中，ModelSim作为一款广泛使用的仿真软件，与Xilinx ISE（集成化开发环境）的结合使用可以极大地提高设计验证效率。本文将详细介绍如何在Windows操作...
Vivado关联Modelsim进行仿真
徐大康的博客
08-06 3万+
Vivado自带的仿真工具Vivado Simulator使用体验不佳，使用当前最流行的Verilog仿真工具Modelsim更加高效便捷。Vivado支持多种第三方仿真工具，包括Modelsim，Questasim等，本文将介绍如何在Vivado中使用Modelsim进行仿真。
Vivado联合ModelSim仿真设置（附图步骤）
Nemo的博客
01-15 2万+
目录 1、在Vivado中生成lib 2、生成库的选择 4、在Vivado中添加ModelSim调用设置 5、将Vivado的仿真库添加到ModelSim中 作者以前是用ISE+ModelSim的，现在切换到Vivado平台，奈何XSim实在用不惯，现在和大家分享下如何在Vivado里调用ModelSim仿真设置、以及将Vivado的lib添加到Modelsim中。 前期准备：Vivado2018.3，ModelSim-SE-10.6d 1、在Vivado中生成lib 打开Vivado2
ModelSim如何关联第三方编辑器（Notepad++、GVIM）
吉大秦少游
01-26 5008
打开Modelsim软件，在Transcript命令行里输入命令（引号内为编辑器路径，可根据需要替换成所需编辑器的路径）: proc external_editor {filename linenumber} { exec "D:\\Program Files\\Notepad++\\notepad++.exe" $filename } 回车，再输入： set PrefSource(altEditor) external_editor 注意路径里的\必须都为两个。 ...
如何卸载Model Sim
Scott Wang's blog
10-11 2万+
写在前面用了一段时间的Model Sim，感觉Model Sim还是很好用的。但是，在与ISE Xilinx的联合仿真的过程中，出了点问题，打算重装。但是，问题来了，找不到Model Sim的Unist.exe卸载程序！控制面板找不到，电脑管家的软件管理也卸载不了，说是绿色软件（绿色你妹啊→_→）。又不敢直接删除Model Sim的文件夹，感觉要GG的节奏。最后，在费了九牛二虎之力之后，终于找到了卸
如何卸载modelsim
weixin_49812895的博客
11-25 9020
右击选择卸载 在程序栏中选中mentor GraphicsProducts,右击卸载或更改 点击全选，下一步，删除。
Vivado联合ModelSim
u011169011的博客
05-08 1848
欲观原文，请君移步微信 ##1.器件库编译 首先，在modelsim安装路径中新建一个名为vivado2017_4lib（根据自己的需要安装的modelsim和vivado版本自己确定）的文件夹 然后在Vivado 2017.4(小编在使用2017版本)的Tool中选择Compile Simulation Libraries，弹出对话框在设置器件库编译参数，仿真工具“Simulator”选为Mo...
vivado与modelsim的联合仿真
热门推荐
weixin_37603007的博客
09-23 5万+
    目的：在学习Xilinx的FPGA的时候，我花了很大功夫才搞定了vivado和modelsim的破解以及他们的联合仿真。为了不使大家花太多时间，我写了这篇文章。 一、vivado的破解 首先安装好Xilinx_Vivado_SDK_2018.1_0405_1,安装包可以从网上下载。只是要注意，它也是需要破解的，不过很简单，在网上下载对应版本的license即可。百度云链接：http...
技术分享！国产ARM + FPGA的SDIO通信开发介绍！
创龙，嵌入式一体化解决方案商
07-24 175
SDIO总线主要是为SDIO卡提供一个高速的I/O能力，并伴随着较低的功耗。支持SDIO的设备比如手机和相机不仅能支持SD卡，TF卡，随着SDIO硬件设备的扩充SDIO总线的外围能够支持更多的SDIO设备比如Bluetooth，WIFI，GPS，Camera sensor等，它们的识别过程跟SD卡类似，主要差别是在SD协议的基础上做了些扩展。执行如下命令，ARM通过SDIO总线写入随机数据至FPGA DRAM，然后读出数据、进行数据校验，同时打印SDIO总线读写速率和误码率，如下图所示。
FPGA开发——D触发器的设计
最新发布
weixin_63553972的博客
07-24 708
在FPGA开发中完成对于D触发器的实现。
Xilinx ISE14.7与Modelsim10.1c安装全攻略
"该资源是关于ISE14.7软件和ModelsimSE10.1c软件的安装教程，适用于FPGA开发，涉及到Verilog语言的使用。教程详细阐述了从下载到安装，再到设置和验证的过程，确保用户能够顺利进行FPGA设计工作。" 在FPGA开发中，...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值