FPGA设计基础——系统同步、源同步和自同步

系统同步 ：两通信芯片之间，使用一个共用时钟，用于数据发送和接收。主机从机之间有根时钟线将主机时钟传给从机作为从机的系统时钟，或者使用同一时钟芯片将时钟传给主机和从机。
源同步 ： 两通信芯片之间，发送FPGA生成一个伴随发送数据的时钟信号。接收FPGA利用该转 发时钟进行数据接收。eg:SPI通信，iic通信；
自同步 ： 两通信芯片之间，其中发送芯片产生的数据流同时包括数据和时钟信息。自同步接口的三个主要模块分别是并串转换、串并转换和时钟数据恢复。eg:XILINX FPGA 高速接口通信，AURORA 8B10B。