Ultra96 PYNQ入门之一——PS端控制MIO与EMIO

最新推荐文章于 2024-01-03 21:06:39 发布
最新推荐文章于 2024-01-03 21:06:39 发布
阅读量1.9k 收藏 5
点赞数 3
分类专栏： PYNQ入门 文章标签： python fpga soc linux arm
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_35712169/article/details/106038000
版权

Ultra96 PYNQ入门之一——PS端控制MIO与EMIO


不合理的地方欢迎批评指正！！！

源代码链接：Ultra96-PYNQ_A-simple-summary

1 PYNQ GPIO模块

注：这部分是进行简单分析相应的重要函数，如嫌啰嗦，可以直接转到2小节。

本小节与Ultra96-V2板卡的PL部分无关，直接使用PS控制GPIO作为示例
进行下面之前，需要导入GPIO模块

from pynq import GPIO

1.1 get_gpio_base

获取gpio号的基地址，PYNQ的源代码是使用Linux’s GPIO Sysfs API来获取对应的基地址的。

gpio_base = GPIO.get_gpio_base()
print("Ultra96-V2 gpio_base is {}".format(gpio_base))

下面是对应的Linux Sysfs部分

xilinx@pynq:~$ cd /sys/class/gpio/
xilinx@pynq:/sys/class/gpio$ tree
.
├── export
├── gpiochip338 -> ../../devices/platform/amba/ff0a0000.gpio/gpio/gpiochip338
└── unexport

1.2 get_gpio_base_path

获取gpio设备在Linux Sysfs的路径

gpio_base_path = GPIO.get_gpio_base_path()
print("Ultra96-V2 gpio_base_path is {}".format(gpio_base_path))

1.3 get_gpio_npins

获取这个gpio控制器，最多可控制多少个引脚

gpio_npins = GPIO.get_gpio_npins()
print("Ultra96-V2 gpio_npins is {}".format(gpio_npins))

Ultra96-V2 gpio_npins is 174

从数据手册可以获取这个数值的含义，相信你只要上过小学，就可以知道这个174是MIO+EMIO的数量
在这里插入图片描述

1.4 get_gpio_pin

这个可以获取Linux Sysfs GPIO的引脚号，可用于后续的初始化。

def get_gpio_pin(gpio_user_index, target_label=None):
	if target_label is not None:
	    GPIO_OFFSET = 0
	else:
	    GPIO_OFFSET = GPIO._GPIO_MIN_USER_PIN
	
	return (GPIO.get_gpio_base(target_label) + GPIO_OFFSET +
	        gpio_user_index)

通过源码可知如使用MIO部分的GPIO，则不建议使用此API。

1.5 init

初始化部分必须慎重对待。区分开MIO与EMIO，EMIO在MIO之外加上相应的偏移。

def __init__(self, gpio_index, direction):
    """Return a new GPIO object.

    Parameters
    ----------
    gpio_index : int
        The index of the GPIO using Linux's GPIO Sysfs API.
    direction : 'str'
        Input/output direction of the GPIO.

    """

1.5.1 PS MIO

gpio_index = GPIO.get_gpio_base() + MIO编号

1.5.2 PS EMIO

gpio_index = GPIO.get_gpio_base() + GPIO.get_gpio_pin(gpio_user_index = EMIO编号)

1.6 其他

这部分API不用多说，很简单明了。

  1. read(self)
  2. write(self, value)
  3. release(self)
  4. …

2 PS MIO的使用

2.1 尝试控制LED？

经过上面的讲解，假设你看中了Ultra96-V2的一个PS MIO连接的LED，想要试验一下，控制这个LED，找点成就感，在此我遗憾的告诉你，你将碰一鼻子灰…。

在这里插入图片描述
如果执行如下操作

led1 = GPIO(gpio_base + 19, 'out')

则会出现设备资源繁忙，无法访问的错误，如下所示

OSError                                   Traceback (most recent call last)
OSError: [Errno 16] Device or resource busy

During handling of the above exception, another exception occurred:

OSError                                   Traceback (most recent call last)
<ipython-input-5-22b01faa7ec5> in <module>()
----> 1 led1 = GPIO(gpio_base + 19, 'out')

/usr/local/lib/python3.6/dist-packages/pynq/gpio.py in __init__(self, gpio_index, direction)
    192 
    193         if not self._impl or not self._impl.is_exported():
--> 194             self._impl = _GPIO(gpio_index, direction)
    195             _gpio_map[gpio_index] = self._impl
    196 

/usr/local/lib/python3.6/dist-packages/pynq/gpio.py in __init__(self, gpio_index, direction)
     77         if not os.path.exists(self.path):
     78             with open('/sys/class/gpio/export', 'w') as f:
---> 79                 f.write(str(self.index))
     80 
     81         with open(self.path + 'direction', 'w') as f:

OSError: [Errno 16] Device or resource busy

根本原因是，Ultra96-V2的PYNQ镜像，已经在设备树中将该GPIO资源分配给LED了，如果再通过GPIO模块对该资源进行访问，则肯定会出现设备资源繁忙错误报告。

Ultra96-V2的设备树中的LED如下所示

xilinx@pynq:/sys/class/gpio$ cd /sys/class/leds/
xilinx@pynq:/sys/class/leds$ tree
.
├── ds2 -> ../../devices/platform/leds/leds/ds2
├── ds3 -> ../../devices/platform/leds/leds/ds3
├── ds4 -> ../../devices/platform/leds/leds/ds4
├── ds5 -> ../../devices/platform/leds/leds/ds5
├── mmc0:: -> ../../devices/platform/amba/ff160000.mmc/leds/mmc0::
├── mmc1:: -> ../../devices/platform/amba/ff170000.mmc/leds/mmc1::
└── vbus_det -> ../../devices/platform/leds/leds/vbus_det

7 directories, 0 files

进入相应目录，可以使用root写入brightness来控制相应LED的亮灭。具体如何通过Python来控制这些，会在文章最后进行简单提及的。

xilinx@pynq:/sys/class/leds/ds3$ cat brightness
0
xilinx@pynq:/sys/class/leds/ds3$ su
Password:
root@pynq:/sys/class/leds/ds3# tree
.
├── brightness
├── device -> ../../../leds
├── max_brightness
├── power
│   ├── autosuspend_delay_ms
│   ├── control
│   ├── runtime_active_time
│   ├── runtime_status
│   └── runtime_suspended_time
├── subsystem -> ../../../../../class/leds
├── trigger
└── uevent

3 directories, 9 files
root@pynq:/sys/class/leds/ds3# echo 1 > brightness
root@pynq:/sys/class/leds/ds3# cat brightness
1
root@pynq:/sys/class/leds/ds3#

2.2 控制GPIO

既然LED设备资源无法访问，访问那些没有在设备树分配相应功能的GPIO资源了。
在这里插入图片描述
这里仅使用MIO36_PS_GPIO1_0输出示例使用方法。
如果尝试输入实验，一定要注意电平标准（MIO 1.8V！！！），不要一不小心，把2K多的板子给烧了…。
如果尝试输入实验，一定要注意电平标准（MIO 1.8V！！！），不要一不小心，把2K多的板子给烧了…。
如果尝试输入实验，一定要注意电平标准（MIO 1.8V！！！），不要一不小心，把2K多的板子给烧了…。

一般的口袋仪器的数字部分电平是LVCMOS 3.3V的，这时候可以考虑使用口袋仪器的信号发生器来构造1.8V的脉冲信号，来进行测试。输入部分没事，1.8V勉强可以触发3.3V，至少烧不坏。

完整测试代码

from pynq import GPIO
import time

gpio_base = GPIO.get_gpio_base()
print("Ultra96-V2 gpio_base is {}".format(gpio_base))
gpio0 = GPIO(gpio_base + 36, 'out')

for i in range(100):
    gpio0.write(1)
    time.sleep(0.1)
    gpio0.write(0)
    time.sleep(0.1)

逻辑分析仪的测量结果如下，符合软件设置的间隔。
在这里插入图片描述
输入实验，与输出实验类似，唯一要注意的是不要使用不兼容的电压标准。

2.3 一个小彩蛋

上面使用gpio0 = GPIO(gpio_base + 36, 'out')对一个MIO部分的GPIO资源进行实例化，这时候可以在Linux Sysfs部分惊奇的发现

root@pynq:/sys/class/leds/ds3# cd /sys/class/gpio/
root@pynq:/sys/class/gpio# tree
.
├── export
├── gpio374 -> ../../devices/platform/amba/ff0a0000.gpio/gpiochip0/gpio/gpio374
├── gpiochip338 -> ../../devices/platform/amba/ff0a0000.gpio/gpio/gpiochip338
└── unexport

2 directories, 2 files

进入相应的目录，可以与LED类似，直接写入相应的值进行控制。 PYNQ的GPIO模块原理就是使用Linux’s GPIO Sysfs API来进行控制GPIO的，使用Python进行进一步封装，减少开发难度。

3 PS EMIO的使用

3.1 硬件设计

这部分需要加载相应的bit流文件，进行使用。

这里我拿这6个小家伙作为EMIO示例，约束为可以输入可以输出，具体如何使用，需要软件进一步配置
在这里插入图片描述

很简单的一个设计，可以在Vivado中的TCL控制台通过如下命令，进行快速重建

source 1.ps_emio.tcl

在这里插入图片描述
如果打开实现后的器件视图，可以发现PS的EMIO正确的连接到相应的引脚上了
在这里插入图片描述

3.2 控制GPIO

使用类似的代码，即可进行验证

from pynq import GPIO
from pynq import Overlay
import time

emio_gpio_design = Overlay("./data/1.PS_EMIO.bit")
hd_emio_gpio0_n = GPIO.get_gpio_pin(gpio_user_index= 0)
print("Ultra96-V2 hd_emio_gpio0 numbers is {}".format(hd_emio_gpio0))
hd_emio_gpio0 = GPIO(hd_emio_gpio0_n, 'out')

for i in range(100):
    hd_emio_gpio0.write(1)
    time.sleep(0.1)
    hd_emio_gpio0.write(0)
    time.sleep(0.1)

逻辑分析仪的测量结果如下，符合软件设置的间隔。
在这里插入图片描述
EMIO与MIO类似，可以在sysfs中查询得到，同样可以进行控制

root@pynq:/sys/class/gpio# tree
.
├── export
├── gpio416 -> ../../devices/platform/amba/ff0a0000.gpio/gpiochip0/gpio/gpio416
├── gpiochip338 -> ../../devices/platform/amba/ff0a0000.gpio/gpio/gpiochip338
└── unexport

4 控制设备树中的LED

A pure Python 2/3 library for peripheral I/O (GPIO, LED, PWM, SPI, I2C, MMIO, Serial) in Linux.
这里仅放相应的Github链接，并不进行演示，具体可在链接中查询。

注：控制设备树中的常用外设，与FPGA部分无关，这时候Ultra96-V2与树莓派之类的板卡类似。



原创不易，严禁剽窃！

在这里插入图片描述

欢迎大家关注我创建的微信公众号——小白仓库
原创经验资料分享：包含但不仅限于FPGA、ARM、RISC-V、Linux、LabVIEW等软硬件开发，另外分享生活中的趣事以及感悟。目的是建立一个平台记录学习过的知识，并分享出来自认为有用的与感兴趣的道友相互交流进步。

sazc
关注
  • 3
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
USB OTG插入检测识别
uranus_wm的专栏
09-05 2万+
一 USB引脚一般四根线，定义如下： 为支持OTG功能，mini/micro usb接口扩展了一个ID引脚（第4脚） 1. 移动设备如需支持OTG，内部ID引脚需要默认上拉为高 2. VBUS是输入输出双向引脚。对于device是power supply输入脚；对于host需要串一个5V电源输出给device。 二 USB插入检测过程，看下面一个简单电路，Samsung E
ZYNQ-Linux开发之（八）Python源码交叉编译安装以及Numpy库交叉编译安装的使用
qq_38584212的博客
08-01 1271
对于交叉编译使用的numpy库来说，只需要numpy文件夹下的.h文件，所以eclipse中调用的numpy库并不需要交叉编译，.h文件不分平台，可以直接将zynq根文件系统中/usr/lib/python3/dist-packages/numpy/core/include/numpy文件夹拷贝出来放到虚拟机中使用，也可以手动安装X86平台的numpy库或者安装ARM平台下的numpy库，然后将python安装目录下对应的。端编译方式一致，没有交叉编译工具，编译平台，目标平台等配置，直接。
学会Zynq（4）GPIO中MIO的使用方法
FPGADesigner的博客
03-10 8611
本文将介绍PS部分GPIO中MIO的使用。本文先通过一个控制LED闪烁的实例体会MIO的用法，学习GPIO相关结构体与API函数的使用；然后再系统讲解GPIO的相关概念。 Zynq设计与代码详解 与第1篇相似，建立一个工程，配置好Zynq的时钟和DDR后，需要在MIO Configuration-&amp;gt;I/O Peripherals-&amp;gt;GPIO中选中GPIO MIO。一般设计中配置的UA...
Zedboard学习（五）：MIO与EMIO操作
hongbin_xu的博客
07-13 9083
MIO： Zynq7000 系列芯片有 54 个 MIO(multiuse I/O)， 它们分配在 GPIO 的 Bank0 和Bank1 隶属于 PS 部分， 这些 IO 与 PS 直接相连。 不需要添加引脚约束， MIO 信号对 PL部分是透明的。 所以对 MIO 的操作可以看作是纯PS 的操作。 EMIO： 同时Zynq可以配置多达63个EMIO引脚，这些引脚可以配置到PL部
使用PYNQ生成PWM波控制舵机/步进电机/机械臂
qq_41399144的博客
04-17 1677
PYNQ控制舵机/机械臂
PYNQ：使用python进行FPGA开发
huihuiheu的博客
02-22 5597
版权声明：本文为博主原创文章，转载请附上博文链接！ 前言 PYNQ 就是python+ZYNQ的意思，简单来说就是使用python在Xilinx 的ZYNQ平台上进行开发。是Xilinx开发的一个新的开源框架，使嵌入式编程人员能够在无需设计可编程逻辑电路的情况下即可充分发挥 Xilinx Zynq All Programmable SoC（APSoC）的功能。 PYNQ-Z2开发板是最近刚推...
ZYNQ PS GPIO MIO 例程
06-09
MIO是ZYNQ PS的外围接口，提供了与外部引脚的直接连接，常用于简单的I/O任务，如控制LED、按钮等。 本例程的目标是通过ZYNQ的PS GPIO MIO控制LED的闪烁，这是嵌入式开发中的基础练习，有助于理解硬件和软件的交互。...
2_gpio_mio_ZYNQ——GPIO_zynq_
09-30
一个简单的例子就是控制LED灯，通过设置GPIO为输出模式并写入高电平或低电平来点亮或熄灭LED。 此外，还需要注意中断处理。如果GPIO需要响应外部事件，可以配置为中断触发模式。当GPIO状态变化时，处理器会接收到...
通信与网络中的CSR蓝牙和WiFi技术助力Mio新型GPS PDA电话设计
12-05
在通信与网络领域，CSR（Cambridge Silicon Radio）公司的蓝牙和WiFi技术在Mio新型GPS PDA电话的设计中发挥了关键作用。Mio DigiWalker A702是一款四波段GPS PDA电话，集成了CSR的UniFi-1 Portable WiFi模块和...
FPGA MPSoC_XCZU2EG实现GPIO之MIO控制LED开关（VITIS实现）.zip
04-26
在本项目中，我们主要探讨的是如何利用FPGA（Field-Programmable Gate Array）的Multi-Processor System-on-Chip (MPSoC)架构，特别是Xilinx的XCZU2EG型号，通过GPIO（General Purpose Input/Output）来控制MIO...
MIO控制LED闪烁的工程文件
08-17
- 设计一个Verilog或VHDL模块，该模块接受来自CPU的时钟信号，并根据预设的计数器或定时器逻辑，控制MIO输出的高电平和低电平，实现LED的周期性闪烁。 3. **IP核集成与系统验证** - 将LED控制逻辑模块封装成IP核...
【pynq-z2】初始配置
qq_44850725的博客
03-17 3718
1. 官方手册写的挺全，了解一下 PYNQ-Z2 设置指南 PYNQ-Z2 Reference Manual v1.0 pynq（Python On Zynq）z1和z2区别不大，芯片一样 生产商，z1是Digilent、z2是Tul z2有树莓派接口 z2芯片上有散热片（看起来像暖气片的那个） 音频设备不同 尺寸不同 2. 供电：USB 或者 7V-15V的充电器 跳帽选择相应的，开关推到on，红灯亮 👏 3. 下载镜像到MicroSD卡（好像就是tf卡） 手册说SD卡容量最少 8GB，对于Win
rk dp 原理分析和调试
求变，从思想开始
08-29 1999
rk dp调试
基于PYNQ的深度学习模型设计与实现
edward_zcl的博客
08-27 5626
本人其实做过一段基于ZYNQ的FPGA加速开发，但是后面不了了之了，也不太清楚脉动阵列发展到什么程度了，还有不断从ISE(CHIPSCOPE)，到VIVADO(ILA，也包含SG，SDK套件)以及对应驱动，BOOT工具与教程，以及现在的SDSOC/SDx系列，HLS，PYNQ这样的基于ARM，LINUX，FPGA协处理器的板子等等等，不得不说Xilinx在文档还有与高校合作投入上真的很下功夫。 ...
PYNQ小白级初始设置详细步骤
weixin_41972841的博客
05-15 1649
PYNQ-Z2板子就是一个可以用python来编写的FPGA，是xilinx公司最新产品，产品旨在利用有时候用python编程比c语言便捷的特点，简化FPGA的开发过程，降低开发门槛。 一些废话： 1.如何上手pynq板子：某宝1000-1500元左右，某东动辄1800+，个人建议买某宝，反正这玩意没法造假的，跟cpu一个道理。 2.器材内容：板子一个，网线一根(我用的是6类网线)，一张sd卡(8...
rk3588硬件原理图设计
最新发布
weixin_45669008的博客
01-03 1242
3588中文数据手册。
FPGA之Ultra96-v2从这里开始
僧哥叨叨叨
08-12 935
1、必备资料： xilinx官网资料：原理图、xczu3eg芯片手册 2、官网github ：avnet 3、xilinx论坛：PMIC 固件更新，防止重启 https://www.element14.com/community/groups/fpga-group/blog/2021/02/09/updating-pmic-on-ultra96-v2-through-the-20201-bsp 4、新手启动教程 主要是常规设置和运行例子。 5、国外设计网站： https://www.hackster.io/
ZYNQ PL和PS通过MIO和EMIO交叉控制LED
CAP_Spiers的博客
10-24 1090
ZYNQ PL和PS通过MIO和EMIO交叉控制LED
Rockchip RK3588 kernel dts解析之USB模块
热门推荐
weixin_43245753的博客
03-29 1万+
Rockchip RK3588 kernel dts解析之USB模块
vivado mio与emio
09-13
Vivado中的MIO和EMIO是用于Zynq系统的不同类型的IO接口。MIO是PS（Processing System）的IO接口，它直接归属于PS的一部分，每个管脚都有预定义的连接，只需要进行使能。MIO通常用于连接外部设备，如按钮、LED等。 EMIO是PL（Programmable Logic）的IO接口，它需要与PL部分进行配合。与MIO不同，EMIO的管脚和定义的信号需要根据需要进行连接。EMIO通常用于连接FPGA的其他逻辑电路或外设。 在Vivado中进行开发时，我们可以根据具体需求配置MIO和EMIO的功能，以防止IO口被占用或冗余。然后，根据配置的功能和连接需求，将MIO和EMIO正确地连接到相应的外设或逻辑电路上。 总结起来，MIO和EMIO都是Vivado中用于连接外设和逻辑电路的IO接口，但MIO是PS的IO接口，连接是预定义的，而EMIO是PL的IO接口，需要在开发过程中进行连接配置。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值