检测不到Ultra96-v2的ILA？

不合理的地方欢迎批评指正！！！

1 适用范围

适用的器件为ZYNQ、ZYNQ Ultrascale+，并且ILA的时钟使用的是PS的pl_clk输出，如果不是这两个系列的产品，那么下面的唠叨就可以忽略了，自行谷歌便可搜索到相应的解决方案，本文适用于网上搜索未果，可以尝试阅读下本文hhh。

注：以下均为猜想，虽然解决了问题，但问题的本质可能并非如此。

2 报错信息

WARNING: [Xicom 50-38] xicom: No CseXsdb register file specified for CseXsdb slave type: 0, cse driver version: 0. Slave initialization skipped.
INFO: [Labtools 27-1434] Device xczu3 (JTAG device index = 0) is programmed with a design that has no supported debug core(s) in it.
WARNING: [Labtools 27-3361] The debug hub core was not detected.
Resolution: 
 1. Make sure the clock connected to the debug hub (dbg_hub) core is a free running clock and is active.
 2. Make sure the BSCAN_SWITCH_USER_MASK device property in Vivado Hardware Manager reflects the user scan chain setting in the design and refresh the device.  To determine the user scan chain setting in the design, open the implemented design and use 'get_property C_USER_SCAN_CHAIN [get_debug_cores dbg_hub]'.
For more details on setting the scan chain property, consult the Vivado Debug and Programming User Guide (UG908).
WARNING: [Labtools 27-3413] Dropping logic core with cellname:'jtag_ila_t_i/ila_0' at location 'uuid_2B2DE5E5F6685EF5863C0C3BA4572A82' from probes file, since it cannot be found on the programmed device.

3 问题描述

太长不看版：
仅仅需要打开Vitis，运行一个程序Hello world + while(1)，然后Refresh Deivce即可。

1. 问题起源： 2019年11月左右使用Vivado2018.2的对Ultra96-v2进行开发，当初使用ILA，非常正常，并没有遇到过如上问题。
2. 遭遇问题： 2020年5月左右使用Vivado2019.2对Ultra96-v2进行开发，然后就遇到这个问题，网上搜索众多方案，均解决不了。
3. 思考问题： 遇到这个问题，搜索不到解决方案。然后开始脑洞大开。
   1. 版本问题？不想尝试回2018.2，毕竟安装卸载软件很麻烦…，主要是电脑硬盘捉襟见肘，其实这个应该是解决问题的最好办法，毕竟当时的程序正常使用ILA。
   2. JTAG损坏？ 确实有这个可能，这个AES-ACC-U96-JTAG模块大半年未使用，在干燥的冬天静电击穿也是有可能的…。
   3. JTAG固件？
   4. …。
   5. 以上碎碎念均不是问题的解决方案。
4. 解决问题： 仅仅需要打开Vitis，运行一个程序Hello world + while(1)，然后Refresh Deivce即可。

4 说在最后的话

说实话，这个问题困扰着我近一个月，因为用PYNQ进行开发，所以并没有正视这个问题。最后，希望可以帮助遇到同样问题的某人。

ILA不能使用，如何愉快的Debug？

下面是对此贴有启发的问题帖子

https://www.element14.com/community/thread/75453/l/logic-debugging-on-ultra96-v2?displayFullThread=true
https://www.xilinx.com/support/answers/59457.html

原创不易，严禁剽窃！

欢迎大家关注我创建的微信公众号——小白仓库
原创经验资料分享：包含但不仅限于FPGA、ARM、RISC-V、Linux、LabVIEW等软硬件开发，另外分享生活中的趣事以及感悟。目的是建立一个平台记录学习过的知识，并分享出来自认为有用的与感兴趣的道友相互交流进步。