DC综合，lab1实践compile_ultra编译时报错的解决方法

于 2023-06-05 10:39:41 发布
阅读量297 收藏
点赞数 1
文章标签： linux
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_35825604/article/details/131042638
版权

描述

使用网上分享的DC_Labs的压缩包，学习DC综合的时候，lab1在source 了约束文件 TOP.con后，最后进行compile_ultra时报出下面错误

报错原因

DC_Labs压缩包在window操作系统下解压导致
DC_Labs/ref/libs/mw_lib/sc/CEL
DC_Labs/ref/libs/mw_lib/sc/FRAM
这两个目录下的cell的文件名发生改变，结果cell文件名都变成了下划线，如下图
在这里插入图片描述
正确的解压，这两个目录下cell的名字应该都是冒号，而不是下划线

解决方法

使用linux下rename命令，对这两个目录下的cell文件进行批量化的改名，操作如下：
rename ‘_’ ‘:’ *
修改后的文件如下：
在这里插入图片描述
然后关闭DC，重新启动跑一遍实验。

不要温和的走入那个良夜
关注
  • 1
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
compile_msg:编译时用户定义的诊断
06-14
提供了四个宏（按严重性增加的顺序）： compile_note ：告诉用户一点信息，但不暗示这是一个问题， compile_warning ：告诉用户可能出现问题， compile_error ：告诉用户一些错误，编译不会立即停止，而是会在宏...
dc综合与pt静态时序分析(中文)_Design Compiler Lab自制中文视频分享（B站）
weixin_39966644的博客
11-30 206
源自：微信公众号 “数字芯片实验室”Design Compiler 是业界主流的逻辑综合工具，用来将可综合的RTL代码（VHDL、Verilog、Systemverilog）综合成和特定工艺库相关的门级网表，用于后端的布局布线。自录DC Lab中文视频是由于博主学习过程中深感IC设计领域从业人员相对于互联网从业人员的藏掖和固化。IC设计培训行业课程价格的高昂。IC设计是一个跨领域的工作。以低功耗...
DC入门教程——Lab2 综合前环境的配置
旺旺家族的传说
01-24 2359
DC提供了一个文件，.synopsys_dc.setup。 你可以在此文件中，编辑项目需要的technology library，symbol library，和已经定义好的脚本文件。 其中technology library，symbol library是。db格式的文件。 一般.synopsys_dc.setup文件会有三个： 一个实在synopsys的安装目录下，一个在用户目录下，这两个最好...
DC 编译命令
小小黑的博客
11-26 8673
compile_ultra
数字逻辑综合工具-DC-06——综合优化过程
qq_43365647的博客
10-22 5174
数字逻辑综合工具-DC-06 ——综合优化过程 编译的策略：Top-down （做设计有两种策略：top-down 和 bottom-up） 设计一定是一种层次化的结构，一层一层地去例化 Top-down只有一层的约束，针对某些模块，可能会有一些特殊的约束 在一个soc系统里面，会有一些真正的工作模块，和一些管理模块，这些工作模块跟clk、rst不会放到一起去做综合，clk、reset这些模块一般...
compile_Linux_kernel.rar_compile linux kernel_linux 2.2.5_编译内核_进
09-21
内核，是一个操作系统的核心。它负责管理系统的进程、内存、设备驱动程序、文件和网络系统，决定着系统的性能和稳定性...本文将以RedHat Linux 6.0（kernel 2.2.5）为操作系统平台，介绍在Linux上进行内核编译的方法。
compile1_编译原理_green9k3_compile-1_
10-01
给定描述词法的文法为：文法一：（无符号整形数值型数据）→{数字}{数字}{数字}→0|1|2|3|4|5|6|7|8|9文法二：{算符}→+|-|*|/利用以上二个文法对从键盘输入的字符串进行词法分析，对符合这两个文法的字符串建立单词...
compile_commands.json
06-23
win10下vim开发stm32编译数据库文件例子
compile2_编译原理_
09-29
1.定义一个结构体，利用该结构体定义一个数组stable，用来存放字符串中字符的属性（类型class和值value）。（与实验一同用）2.定义一个整形数组eft，大小与stable数组相同，记录对应单词位置是否有语法错误
java+compile.rar_java netbean compi_编译原理 java
09-20
本程序是由java语言在NetBean环境开发的,本编译原理的功能已基本实现了词法和语法,语义部分也实现了一点.大家放心下载
Studio 编译报错:compileSdkVersion 'android-24' requires JDK 1.8 or later to compile.的解决办法
08-26
今天小编就为大家分享一篇关于Studio编译报错:compileSdkVersion 'android-24' requires JDK 1.8 or later to compile.的解决办法，小编觉得内容挺不错的，现在分享给大家，具有很好的参考价值，需要的朋友一起跟随...
compile_protobuf_protobuf:compile_protobuf_
09-30
protobuf 建立proto文件的依赖编译关系
learning_compile_mod_wsgi：编译mod_wsgi教程
02-08
learning_compile_mod_wsgi编译mod_wsgi教程完整视频教程 01准备Ubuntu系统.mp4 02安装Apache2.mp4 03安装Python.mp4 04编译mod_wsgi.mp4 05运行wsgi示例.mp4 06在Apache中运行Django网站.mp4 07容器化.mp4
bazel-compilation-database:从Bazel构建系统生成compile_commands.json的工具
05-01
如何使用整个回购从当前项目在bazel工作空间中某个位置运行此项目的generate.sh脚本，将在工作空间的顶级目录中生成compile_commands.json文件。 您甚至可以将脚本符号链接到PATH中的某个位置。 例如， INSTALL_DIR=...
js正则表达式之RegExp对象之compile方法 编译正则表达式
01-19
功能说明：该方法可以编译指定的正则表达式，编译之后的正则表达式执行速度将会提高，如果正则表达式多次被调用，那么调用compile方法可以有效的提高代码的执行速度，如果该正则表达式只能被使用一次，则不会有明显...
compile_action：openwrt自动编译github动作
02-21
compile_action openwrt自动编译github动作
cuda_compile_generated_NCVPyramid.cu.o.cmake
07-16
安装cuda后,安装opencv出现Error generating file,替换文件即可
arm_linux_sqlite.rar_compiler for linux_cross compile_linux sqli
09-22
Compile SQLite using the cross-compiler such as arm-linux-gcc first, get sqlite-3.3.6.tar.gz from www.sqlite.org unzip it, #tar -zxvf sqlite-3.3.6.tar.gz change into the sqlite-3.3.6 directory cd ...
dc综合 compile 和compile_utra命令的区别 及各自的用法
最新发布
05-16
dc综合是数字电路设计中的一个工具，用于将设计文件进行综合、优化、布局和布线，生成最终的物理布局文件。其中，dc_shell是dc综合工具的主要命令行操作接口。 compile命令用于对Verilog代码进行分析和编译，生成一个RTL级别的网表文件。该命令的使用方法为： ``` compile <verilog_file> ``` 其中，`<verilog_file>`表示要进行编译的Verilog代码文件。编译完成后，DC会生成一个RTL级别的网表文件，供后续的综合、优化、布局和布线使用。 compile_utra命令也是用于对Verilog代码进行编译，但是它会生成UTRA级别的网表文件。UTRA是一种针对异步电路的网表级别设计语言，它可以描述由异步逻辑门和控制器组成的电路。compile_utra命令的使用方法为： ``` compile_utra <verilog_file> ``` 其中，`<verilog_file>`表示要进行编译的Verilog代码文件。编译完成后，DC会生成一个UTRA级别的网表文件，用于异步电路的综合、优化、布局和布线。 因此，compile命令和compile_utra命令的主要区别在于生成的网表文件的级别不同，分别适用于RTL电路和异步电路的设计。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值