FPGA错误集锦(三):[No output dependent on input pin “clk“]

最新推荐文章于 2023-11-14 08:52:00 发布
最新推荐文章于 2023-11-14 08:52:00 发布
阅读量2.6k 收藏 3
点赞数 2
分类专栏： FPGA 文章标签： FPGA
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_36229876/article/details/108189748
版权
本文深入探讨了在设计5级流水线CPU时遇到的常见错误：Quartus软件发出的关于输出不依赖于输入信号'clk'的警告。通过分析，我们了解到在没有正确初始化指令/数据存储器的情况下，时钟信号的变化不会影响输出状态，从而解释了为何会出现此类警告。
摘要由CSDN通过智能技术生成

今天捏好了5级流水线CPU，综合一下。

在这里插入图片描述

发现了如下报错:

Warning (15610): No output dependent on input pin “clk”

在这里插入图片描述

原因

在回答这个问题之前，想象一下你有一台PC，或者任何带有处理器的电路板。清除它所拥有的任何类型的内存，包括启动内存和芯片上或板上可以存储数据的任何内容。现在打开电源。发生了什么？现在应用时钟，您是否看到系统功能有任何变化？
答案是：无论clk如何激励，无法从ROM从取到命令来执行的，所以输出恒定为为RESET初始化值->所以输出不依赖于输入的信号

简短回答：由于您无法在不正确初始化指令/数据存储器的情况下更改结果，因此您的任何更改clk都不会导致输出发生变化，因此Quartus软件会提供这些警告。

董程森
关注
专栏目录
quartus_ii_常见的19个错误、28个警告
Studying……
08-15 6万+
(一)Quartus警告解析　   1.Found clock-sensitive change during activeclock edge at time on register "" 原因：vectorsource file中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。 措施：编辑vector
Four Nonlinear Multi-input Multi-output ADHDP Constructions and Algorithms Based on Topology Principle
02-07
In this paper, Four action-dependent heuristic dynamic programming control methods are presented for nonlinear multi-input–multi-output system with different characters based on the topology ...
CPLD调试记录
fishtail55的博客
05-18 4054
问题：开发板上电后，串口一直发数据。 解决方式：
quartus II使用
pzs0221的专栏
09-27 8890
1、解决警告信息 FPGA在写Verilog时编译警告，具体警告信息如下： Warning (18236): Number of processors has not been specified which may cause overloading on shared machines. Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Quartus 软件设计中常见错误分析
最新发布
SKCQTGZX的博客
11-14 754
------连接表错误，形参"alarm"赋值给实参，形参没定义，可能是形参与实参的位置颠倒了，规定。led_key.vhd(32) ----------有两个以上赋值语句，不能确定“cs_in”的值，-------同一进程中含有两个或多个 if(edge)条件，（一个进程中之能有一个时钟沿）-------引用的例化元件未定义实体－－entity "clk_gen"---------------在源文件中找不到对应的节点“over”。------输出信号与输入信号无关，------两者不能连接起来。
fpga基础知识误点
ztshun的专栏
10-31 2391
-,verilog if条件中能用posedge作为判断条件吗? 不可以，因为一般你的always块是上升沿触发的，在一个上升沿中捕捉另一个上升沿，是不太现实的。。你可以给他来个缓存赋值，通过判断此刻的值和上一个时钟时的值是否不同，来实现判定某个变量变化的目的。。 可以做一个出来，a_last
Global state regulation by output feedback for feedforward systems with input and output dependent incremental rate
02-21
在全球范围内，对于具有输入和输出依赖增量率的前馈系统的输出反馈全局状态调节是一个至关重要的研究领域。这篇论文的标题和描述强调了一项关键的研究成果，即提出了一个新颖的基于观测器的控制器设计，它利用增益...
pholcus_dependent:Pholcus第三方依赖包源码下载
03-22
Pholcus第三方依赖包源码下载（请放至GOPATH / src目录下）。 Pholcus第三方依赖包清单 go get "github.com/henrylee2cn/mahonia" go get "github.com/henrylee2cn/websocket.google" go get "github....
解决libarcsoft_face.dll:Cant‘t find dependent library报错
02-25
解决libarcsoft_face.dll:Cant‘t find dependent library报错，相关文章：https://blog.csdn.net/chw0629/article/details/122557038
Output-Feedback Adaptive Control of Nonlinear Systems With Input-Output-Dependent Lower-Triangular Growth Rate: A Logic-Based Switching Approach
02-11
### 输出反馈自适应控制在非线性系统中的应用：一种基于逻辑的切换方法 #### 摘要与背景介绍 本文研究了一类具有未知输入-输出依赖的下三角增长速率和不确定控制系数的非线性系统的全局输出反馈自适应稳定化问题。...
Quartus II 中 Verilog 常见警告/错误汇总
weixin_30627341的博客
11-30 7705
Verilog 常见错误汇总 1.Found clock-sensitive change during active clock edge at time <time> on register "<name>" 原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加载等)在时钟的边缘同时变化.而时钟敏感信号是不能在时钟边沿变化的.其后...
FPGA Verilog 警告合集(持续更新)：
weixin_44162637的博客
09-27 2572
FPGA Verilog 警告合集(持续更新)： ​ 在FPGA中，有些人在debug的过程中往往只关心出现了什么错误，但选择性的忽略警告，因此很多时候会出现程序正常运行但电路不工作的情况，其实这个时候往往警告会提醒你电路逻辑的异常，因此良好的编码习惯应该关注警告对电路的影响，分析那些警告是无影响的，哪些警告会使电路综合分析时出错，哪些警告会导致电路出现异常。巧用 警告，将会大大提高你的debug能力。 ​ 本文主要将警告分为两类：无影响的警告和有影响的警告。 有影响警告合集： 1. War
Quartus常见错误分析
ascend的专栏
04-01 9512
Quartus常见错误分析 Error Warning: VHDL Process Statement warning at random.vhd(18): signal reset is in statement, but is not in  sensitivity list ----没把singal放到process（）中
Quartus中两个要命的错误。
weixin_30500663的博客
02-27 1202
1. Warning: Synthesized away the following node(s): Warning: Synthesized away the following RAM node(s): Warning (14320): Synthesized away node "MEMw:MEMw_inst|altsyncram:altsyncram_component|altsyn...
Quartus常见错误及警告分析
热门推荐
ChipArtist's Blogs
09-23 2万+
   1 Warning: VHDL Process Statement warning at random.vhd(18): signal reset is in statement, but is not in    sensitivity list  ----没把singal放到process（）中   2 Warning: Found pins
Quartus II常见错误(转)
luuxc的专栏
04-13 7368
1.Found clock-sensitive change during active clock edge at time on register ""　　原因：vector source file中时钟敏感信号（如：数据，允许端，清零，同步加载等）在时钟的边缘同时变化。而时钟敏感信号是不能在时钟边沿变化的。其后果为导致结果不正确。　　措施：编辑vector source fil
FPGA综合后警告问题说明
weixin_44270744的博客
03-11 3050
Warning: VHDL Process Statement warning at random.vhd(18): signal reset is in statement, but is not in sensitivity list 【提示】没把singal放到process（）中。 2.Warning: Found pins ing as undefined clocks and/or...
Quartus常见警告和错误
hbd1986的专栏
05-25 1万+
 1 Warning: VHDL Process Statement warning at random.vhd(18): signal reset is in statement, but is not in sensitivity list----没把singal放到process（）中2 Warning: Found pins ing as undefined clocks and/
Genesis错误解决指南：从 Illegalentityname 到 GBR 对齐问题
6. 错误：Date error in input 274x file - 输入的274x文件日期错误 解决方法：针对铜皮问题，修改配置参数iol_gbr_polygon-break.，设置为1。完成输入后，务必进行surface检查和问题修复。 7. 错误：Illegal ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值