Xilinx-7Series-FPGA transceiver学习笔记-TX Interface

Xilinx-7Series-FPGA transceiver学习笔记-TX Interface

TX Interface

参考文章： ug476 7 Series FPGAs GTX/GTH Transceivers官方手册

Functional Description

TX interface 是 用户侧 连接到GTX/GTH transmitter TX datapath的**”网关“**，用户程序通过采样TXUSRCLK2时钟的上升沿将数据写入到GTX/GTH transmitter 的 TXDATA端口中，TXDATA 端口的宽度可以配置为2,4,8 Byte 宽度，该端口宽度的配置取决于TX_DATA_WIDTH、TX_INT_DATAWIDTH和 TX8B10BEN端口配置，端口宽度可以是16、20、32、40、64和 80 bits.

TXUSRCLK2 并行时钟的速率有 TX的线速率、TXDATA 端口的宽度以及是否启用8B/10B编码来决定。transmitter 的 PCS 层中还必须提供第二个并行时钟 TXUSRCLK2，下面会说明TXUSRCLK2 、TXUSRCLK是如何被驱动和使用的限制和约束。当TX DATA的宽度为8 byte时transmitter的数据速率最高，需要用一个指定操作范围内的TXUSRCLK2 速率来实现。

interface Width Configration

​ 7系列 FPGA 的GTX/GTH transceiver 包含了 2-byte 和 4-type 位宽的内部数据通路，通过TX_INT_DATAWIDTH参数进行配置。FPGA 接口宽度通过TX_DATA_WIDTH参数进行配置。当8B/10B编码器使能时，TX_DATA_WIDTH参数必须配置为20bits，40bits或者80bits，本次说明里，FPGA 的 TX interface 只用于 TXDATA 端口。举例：TXDATA[15:0] 使用的FPGA interface 宽度为16.当8B/10B编码器被绕过不使