Q&A：Filter_混频器仿真

Q：

杜勇老师，您好。

我手上是您的《数字滤波器的MATLAB与FPGA实现--Altera/Verilog版》的2015年第1版。

我是刚接触这个领域。在2.4.2章混频器的例子就碰到了问题。

到图2-27这一步，din的曲线是对的，说明SinIn.txt读进去了。

但s_oc与dout的值为x,也无法曲线显示。

 

我用的是QUARTUS 9.1 web edition。不知是不是由于版本原因，Generate netlist 这个选项不能选，否则这一步就无法完成，停滞。

在编译时，EDA Netlist Writer 出现Error，其它都没有Error。提示是“

Error：Can't generate netlist outout files because the file"C：/altera/ XXXXXXXX" is an OpenCore Plus time-limited file.”

这种情况下，EDA RTL simulation还可运行，ModelSim也启动了。但无输出结果。

由于版本的原因，TimeQuest Timing Analyser Wizard这一步，我是通过完成“constraint/Create Clock”完成。

弄了好长时间，主要是以上两点可能与您书上步骤有所区别。最后只有向您请教一下，该如何处理？可能是哪里的问题。

谢谢。

 

A：

从提示信息看，是软件的IP核破解问题。

建议：

1）该书的第2版已上市，建议选购最最新版学习。

2）可在淘宝选购配套CRD500开发板学习，开发板与书完全配套，有丰富的资料，可提高学习效率。

杜勇