选择题6-10

6、锁存器和触发器：

锁存器和触发器是构成时序逻辑电路的基本存储单元,锁存器是对电平敏感，触发器是对边沿敏感

7、运算符的优先级：8、

！，~                    高优先级

*，/，%

+，-

<< , >>

< , < = , > , > =

= = , != , = = = , != =

& ,  ~&

^  ,  ^ ~

| , ~ |

&&

||

? :                     低优先级

8、关于case描述：

        使用最多的是case语句，casez和casex基本上很少使用;

        casex语句的表达式情况有二种：0、1. 不用关心x和z。即x=z=0,x=z=1;

        case语句的表达式的值有4中情况：0、1、z、x。4种是不同的，故表达式要严格的相等才可以操作分支语句;

        casez语句中的表达式情况有三种：0、1、x。不用关心z，z可以和任何数值相等，即z =0.z= 1,z=x;

9、specparam和parameter的区别：

specparam语句只能在延时的格式说明块中出现，而parameter语句则不能够在延时的格式说明块中出现；

由specparam语句定义的延时参数只能在延时说明块内使用，而由parameter语句定义的参数则可以在模块内的任何位置说明

10、关于函数function：

在 Verilog 中，可以利用函数（关键字为 function）将重复性的行为级设计进行提取，并在多个地方调用，来避免重复代码的多次编写，使代码更加的简洁、易懂；

函数可以调用其他函数；        函数只有一个返回值，没有输出；

函数中没有非阻塞赋值语句；        函数中不含有任何延迟、时序或时序控制逻辑；