调试经验01：ila界面弹出后，无法触发数据；或者vivado调整jtag时钟

最新推荐文章于 2024-05-10 21:34:40 发布
最新推荐文章于 2024-05-10 21:34:40 发布
阅读量1.8k 收藏 29
点赞数 22
文章标签： 单片机 嵌入式硬件 fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_37715403/article/details/135529252
版权
本文讲述了作者在处理ila项目中遇到的jtag时钟问题，原因在于ila需要30MHz以上的时钟。作者提供了两种解决方法，一种是尝试修改频率但受限于设备，最终采取了直接将jtag时钟调低至5MHz的方法，使ILA恢复正常触发。文章强调了分享的精神。
摘要由CSDN通过智能技术生成

1、故障定位：是由于jtag默认的时钟是15MHz，意味着ila时钟至少30MHz及以上。

2、故障解决：两种方法

2.1 第一种方法：按照网络大多数教程，在下图的界面中直接修改频率。

      但是本图中发现无法点击，怀疑和片子或者约束有关，此时参考第二种方法

2.2 第二种方法：

3、调试过程

        本人ila核时钟本身是27MHz，遇到此情况后，直接按第二种方法将jtag时钟拉到5MHz。ILA

即可正常触发。

4、备注！！！

        本着分享精神，好兄弟留个赞再走啊

crazy_JPC
关注
  • 22
    点赞
  • 踩
  • 29
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
vivado修改下载器下载速率
wangjie36的博客
05-06 1万+
直接先从vivado中将bit流下载进FPGA或者在sdk里program fpga。在sdk项目右右键Debug as选择Debug Configurations，最后一项System Debugger把programfpga勾选上，这样在启动时就会先把比特流加载进去。Open New Target或者Auto Connect。 Error while launching program: fpga configuration failed. DONE PIN is not HIGH ​
Xilinx VIVADO环境下调试工具ILA的使用方法.pdf
09-11
"VIVADO环境下ILA调试工具的使用方法" ILA（Integrated Logic Analyzer）是Xilinx VIVADO环境下的在线调试工具，能够代替逻辑分析仪，实现代码设计、编译、仿真、调试及板级验证工具的一体化集成。ILA调试工具可以...
FPGA Vivado 调试提示ILA时钟有问题
Tony
05-17 1万+
Vivado 调试报错，显示 ERROR: [Labtools 27-3412] Mismatch between the design programmed into the device 'xc7a100t' (JTAG device index = '0' and the probes file(s) 'E:/0_WORK/FQPB_Prj/par/FQPB_Prj_0126.runs/impl_1/IDCU_FPGA_TOP.ltx'. The hw_probe 'u0_sys_clk_gen/
xilinx的ILA抓信号无法触发
1615549892
03-01 1335
1.没有时钟 2.存在跨时钟域抓信号。
【vivado】debug相关时钟及其约束关系
最新发布
liuchj的博客
05-10 1274
在xilinx fpga的degug过程中，经常出现由于时钟不对而导致的观测波形失败，要想能够解决这些问题需要了解其debug的组成环境以及之间的数据流。本文主要介绍debug过程中需要的时钟及各时钟之间的关系。
vivado----fpga硬件调试 (五) ----找不到ila核问题及解决
热门推荐
坚持
05-06 5万+
WARNING: [Xicom 50-38] xicom: No CseXsdb register file specified for CseXsdb slave type: 0, cse driver version: 0. Slave initialization skipped. INFO: [Labtools 27-1434] Device xc7k410t (JTAG device
Vivado ILA无法触发，点Stop Trigger提示There are no armed ILAs
徐大康的博客
03-21 9040
Vivado和Vitis都能正常烧写程序，烧写完成后，Vivado中也能正确识别出ILA并打开波形窗口，奇怪的是，ila无法触发，无法显示任何波形，点击Stop Trigger会提示There are no armed ILAs。现象如下图所示。 Xilinx论坛中有人遇到同样的问题，ZYNQ: Chipscope ILA not working 问题原因如下： ILA 频率应大于2倍的JTAG频率！！！ 好吧，JTAG频率太高了，ILA是不能正常工作的，我检查了一下JTAG的频率，发现是10MHz，.
[FPGA/Vivado/ILA]Vivado的ILA核在Waveform界面无任何变化，抓取不到信号和数据
KKKKKKOBE_24的博客
12-04 1万+
使用Vivado软件操作ILA核，在Waveform界面如遇到抓取不到信号的问题，如下图所示： 可能在以下方面出现问题： 最基础也是最重要的： 通过IP Catalog产生ILA核后，是否在代码里例化ILA？ILA例化的信号是否正确？ 可以打开synthesized design和implemented design，查看schematic中的看看连接情况。 Add Prodes：是否加入需要观察的信号？ 添加需要观察的信号，方便观察各个时刻的波形和数据。 Trigger Setup：是否设置触发信
vivado 在线逻辑分析仪 ila 无法打开的原因
m0_46295742的博客
05-26 1万+
vivado ila
FPGA：ila core clock has stopped. unable to arm ila
meimei1230的专栏
12-08 1952
在调试JESD204B时，为了观察204B的输出信号，采用204B输出的时钟作为ILA的抓数时钟，结果提示ila core clock has stopped. unable to arm ila。既然JESD204B直接输出的core时钟不能作为ILA的抓数时钟，直接添加一个clock wiz，core时钟作为输入，输出一个和他同频同向作为ILA的时钟，ILA能够运行，测试结果正常！3. core时钟输出加入BUFG，提示出错，因为JESD204B中已经加入BUFG了。
Vivado下ILA使用指南.docx
05-11
Vivado下ILA使用指南,
35-Vivado ILA IP设计.7z
03-16
- 不能捕获全局信号：ILA无法捕捉跨多个时钟域的全局信号，可能需要其他方法辅助调试。 在实际设计中，Vivado ILA IP是验证和调试FPGA设计的关键工具，通过熟练掌握其使用方法，能够大大提高开发效率，确保项目的...
Vivado使用——近期小问题、经验总结
08-28
Vivado使用经验总结 Vivado作为一款功能强大的FPGA开发工具，提供了许多实用的功能和技巧，可以帮助开发者快速完成项目。以下是Vivado使用经验总结，涵盖了Logic Analyzer的使用、删除整个net网络中的某根连线、TCL...
Vivado ILA观察KHz低频信号
weixin_39615959的博客
07-05 3422
例如，要使用ILA观察一个100KHz的信号A，为了能让JTAG能正常显示出所抓信号的波形，通常要确保A信号所连接的ILA HUB频率是JTAG的2.5倍以上。但是，如果你在set up debug时，仅把信号A加进来的话，那么HUB的时钟也就一定是100KHz了，这时候当你用JTAG下载时，由于最低可选频率是125KHz以上，所以你就肯定抓不到信号波形了。 方法有两个： 手动修改XDC把HUB时钟设置为一个高频时钟 connect_debug_port dbg_hub/clk [get_nets &lt
vivado ila设置触发条件后能触发但是数据不更新
cckkppll的博客
12-26 400
vivado ila设置触发条件后能触发但是数据不更新
vivado jtag 速率设置和lab轻量级vivado版本下载
1615549892
08-11 6134
下载Vivado, Vitis, Vitis Embedded Platform, PetaLinux, Device modelshttps://china.xilinx.com/support/download/index.html/content/xilinx/zh/downloadNav/vivado-design-tools/archive.html
ila核提示没有时钟
Kevin
02-22 3719
在使用ila核抓取信号，可能会提示没有自由时钟 有两种可能 1、该时钟确实没有 2、使用ila核时没有做约束。 有时候ila核约束会自动加上，有时候需要自己手动加 connect_debug_port dbg_hub/clk [get_nets clk] ...
vivado应用hardware manager进行JTAG调试常见问题
晨曦微露
10-14 2万+
一、连接问题 有时会无法连接target，可能的原因。 A.目标硬件可能无法运行在缺省的target频率。 可以调整硬件target或者线缆的TCK管脚时钟频率。不同器件的特性可能不同。 B. IR(instruction register)长度不符 Vivado工具自动设置不同器件的IR长度，可能与实际不符...
vivado----fpga硬件调试 ----找不到ila核问题及解决
baivhniq的博客
06-06 3007
转帖 ILA无触发，参考下文 https://blog.csdn.net/yc16032399/article/details/83153952
vivado修改jtag频率ila
10-13
要修改 Vivado 中 ILA 的 JTAG 频率，可以按照以下步骤进行操作： 1. 打开 Vivado 工程，选择打开 ILA 的界面。 2. 在界面左侧的 "Hardware Manager" 中找到对应的 ILA 设备，右键点击选择 "ILA Properties"。 3. 在弹出的窗口中，选择 "Advanced" 选项卡，找到 "JTAG Clock Frequency" 选项，修改为需要的频率。 4. 点击 "OK" 按钮保存修改后的设置。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值