vivado修改下载器下载速率

已于 2022-05-06 22:16:31 修改
阅读量1w 收藏 32
点赞数 5
分类专栏： ZYNQ:FPGA_AXI_ARM 文章标签： fpga开发
于 2022-05-06 22:10:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/wangjie36/article/details/124619870
版权

Error Launching Program X

Error while launching program:
fpga configuration failed. DONE PIN is not HIGH

原因是下载器速度太快了。先从任务管理器中关闭hw_server.exe试一下，要是不行就按下面三种方法解决。

第一种方法可以不用修改下载速度，直接先从vivado中将bit流下载进FPGA或者在sdk里program fpga。第二种方法可以更改设置，在sdk项目右右键Debug as选择Debug Configurations，最后一项System Debugger把program fpga勾选上，这样在启动时就会先把比特流加载进去。

第三种办法是从vivado中降低下载器速度，比如从

Open New Target或者Auto Connect

 下载速度15000000修改下载速度为3000000

寒听雪落
关注
  • 5
    点赞
  • 踩
  • 32
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
1、【Xilinx下载器】如何修改下载器速度
qq_43416206的博客
11-05 1774
说明 在某些场景需要修改下载器速度，此时只需在vivado中的下载界面配置一下即可 步骤 1.在Vivado中连接下载器（接不接开发板都行） 2.按照下图的步骤修改下载器速率（不同版本的下载器最高速度不同）
fpga通过vivado实现分频器
04-16
在本文中，我们将深入探讨如何使用Xilinx的Vivado工具在FPGA（Field Programmable Gate Array）上实现一个分频器。FPGA是一种可编程的集成电路，允许开发者根据需求自定义逻辑电路，广泛应用于数字信号处理、嵌入式...
FPGA中BIT文件的速率配置与压缩
最新发布
qq_43743146的博客
05-28 785
FPGA加载程序有时候会需要用外置FLASH，有些FLASH的传输速率可能没有那么高，容量小，导致上电后程序不能正常加载到FPGA或者不能烧录到FLASH芯片，所以需要我们在生成BIT文件进行降速处理和压缩处理，这里有两种方式介绍如何改变我们BIT文件的配置操作。
vivado应用hardware manager进行JTAG调试常见问题
热门推荐
晨曦微露
10-14 2万+
一、连接问题 有时会无法连接target，可能的原因。 A.目标硬件可能无法运行在缺省的target频率。 可以调整硬件target或者线缆的TCK管脚时钟频率。不同器件的特性可能不同。 B. IR(instruction register)长度不符 Vivado工具自动设置不同器件的IR长度，可能与实际不符...
vivado jtag 速率设置和lab轻量级vivado版本下载
1615549892
08-11 6218
下载Vivado, Vitis, Vitis Embedded Platform, PetaLinux, Device modelshttps://china.xilinx.com/support/download/index.html/content/xilinx/zh/downloadNav/vivado-design-tools/archive.html
vivado烧写FPGA速度调节
abc763274289的博客
07-12 1万+
vivado使用JTAG烧写XilinxFPGA速度调节vivado烧写FPGA速度调节 vivado烧写FPGA速度调节 在使用vivado进行FPGA工程开发时，经常会遇到vivado烧写FPGA速度不适配的情况。这个时候就需要我们去调节速度。很多同学可能不太清楚在哪里这个速度。下面这张图红色框中即为速度修改的地方。 ...
Vivado 提高综合和烧录bit文件速度(压缩bit文件)
ChiTuZiDeHuLuoBo的博客
06-14 1842
在实现过后打开Design，然后点击右键 选择setting，点击Bitstream。使用Linux系统中的Vivado。linux系统下的Vivado综合速度更快。推荐使用第一种方法，简单粗暴。n为CPU线程数，默认为8。将此处设为TRUE即可。
【XILINX】vivado编译过慢 通过设置多核 多线程加快速度
sqqwm的专栏
01-11 2911
【XILINX】vivado编译过慢 设置多核 多线程加快速度
vivado安装缓慢的解决方法
slc1112的博客
06-12 4959
如图，使用官方下载可能会比较缓慢，以至于在很久也不能下载完成，不妨换一种方法，直接下载vivado的安装包，2020.1版本大概35G,2019.2版本为26G。 下载的时候使用IDM进行下载，能够达到还不错的速度水平。 ...
自制XILINX FPGA JTAG下载器.docx
05-01
该自制下载器已成功与ISE14.7和Vivado2015.1版本的软件配合使用，兼容Windows 7操作系统。对于FPGA的支持范围包括CPLD、7系列，以及utrascale和utrascale+架构的器件。 这个自制下载器的一大优点是只需一根USB线就...
Using a Microprocessor to Configure Xilinx
05-10
是一个利用ARM配置FPGA的方法，包括从串模式，和从并模式
vivado设计4bit先行进位加法器 并使用 4bit CLA 组合设计一个 16bit 加法器
06-06
在本文中，我们将深入探讨如何使用Xilinx的Vivado工具设计一个4位先行进位加法器，并进一步组合这些4位单元以构建一个16位的加法器。Vivado是一款强大的硬件描述语言（HDL）综合、仿真、布局布线以及设备编程软件，...
Vivado下verilog除法器（较少资源占用）
04-16
本主题将深入探讨如何在Vivado环境下使用Verilog语言设计一个资源占用较少的32位整数除法器，同时提供余数输出。 1. **Verilog基础知识**： Verilog是一种硬件描述语言，它允许设计师用代码来表示数字系统，包括...
vivado2018_3.rar
09-15
Vivado 2018.3是一款由Xilinx公司推出的综合设计环境，主要用于开发基于FPGA（Field-Programmable Gate Array）的系统。这款工具集成了硬件描述语言（HDL）编辑器、逻辑综合、布局布线、仿真、调试以及IP集成等多种...
调试经验01：ila界面弹出后，无法触发数据；或者vivado调整jtag时钟
qq_37715403的博客
01-11 2181
解决ila界面弹出后，无法触发数据。
vivado FPGA烧录报错
bingbang0703的博客
09-18 9065
在烧录bit流文件时，出现烧录不进去，报以上的错误。
ZYNQ下载程序出现错误Memory write error at 0x100000. APB
一个早起的程序员
05-17 5095
Error while launching program: Memory write error at 0x100000. APB Memory access port is disabled 出现这个错误是因为DDR型号没有选择正确，核查下DDR型号即可。
vivado 调试核时钟设置指南
cckkppll的博客
04-10 1694
vivado 调试核时钟设置指南
vivado仿真器下载速度调整
09-06
对于Vivado仿真器的下载速度调整，我没有找到相关的资料来支持。然而，根据我的经验，仿真器的下载速度主要由计算机的硬件性能和仿真器软件本身的优化程度决定。如果你想提高Vivado仿真器的下载速度，我建议你可以尝试以下方法： 1. 硬件升级：确保你的计算机具有足够的内存和处理器速度，以支持快速的仿真下载。如果你的硬件配置较低，考虑升级硬件以提高性能。 2. 优化仿真设置：在Vivado软件中，你可以尝试调整一些仿真设置来优化仿真速度。例如，你可以调整仿真的时间分辨率或减少仿真的时间范围，以减少仿真所需的计算量。 3. 使用其他仿真工具：如果你对仿真速度有较高的要求，你可以尝试使用其他仿真工具，如ModelsIm。根据引用和引用中的信息，ModelsIm在仿真速度方面可能更快。 总之，要提高Vivado仿真器的下载速度，你可以考虑升级硬件、优化仿真设置或尝试其他仿真工具。希望这些建议对你有所帮助。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *2* [Vivado自带仿真器：真的不好用吗？](https://blog.csdn.net/mengzaishenqiu/article/details/130165378)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] - *3* [【技巧】Vivado 仿真器simulation显示模拟波形图（非数字波形）](https://blog.csdn.net/LiangWF22/article/details/129107424)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 50%"] [ .reference_list ]
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

寒听雪落

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值