Quartus Error (10170): Verilog HDL syntax error XX near text “always“； expecting “end“

最新推荐文章于 2024-03-28 11:59:46 发布
最新推荐文章于 2024-03-28 11:59:46 发布
阅读量3.1w 收藏 7
点赞数 8
分类专栏： FPGA Error 文章标签： verilog fpga
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_37858023/article/details/116167311
版权

问题描述：

在进行Verilog编程的时候出现了这个错误

原因分析：

1.没有正确配对always 和 end
2.一般回来搜索这个问题的都应该不是出现配对问题，应该是在if else语句里嵌套了always导致了这个错误。

解决方案：

1.如果是没有配对，那么就配对好always和end
2.如果是ifelse嵌套了always，那么就只能改掉这种写法。

yezhangyinge
关注
  • 8
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Quartus Ⅱ的Verilog HDL建模与仿真资料说明
07-07
文档的主要内容详细介绍的是Quartus-II使用教程之Quartus Ⅱ的Verilog HDL建模与仿真资料说明   Quartus II design 是最高级和复杂的，用于system-on-a-programmable-chip （SOPC）的设计环境。 Quartus II...
Verilog 语言在Quartus中编译出现的错误总结（一）
IOTsmallstudent的博客
07-10 2763
Verilog 语言在Quartus中编译出现的错误总结
Verilog 语言在Quartus中编译出现的错误总结（二）
IOTsmallstudent的博客
07-31 2787
原因：这里会出现警告，虽然没有错误，也能正常编译，但如果不注意，很难找到错误。9600的位宽是14位，但我设置的是11位，他会按照11位的位宽给CNT赋值。原因：使用assign 进行赋值的时候，等号的左侧只能时wire型。原因：书写错误，逗号应该在数据类型的前面。
quartusII报错（Error (10170): Verilog HDL syntax error at sdram_control.v(152) near text "'h"; expect）
热门推荐
u013457088的专栏
06-01 10万+
Error (10170): Verilog HDL syntax error at sdram_control.v(152) near text "'h";  expecting ";" 对于.v文件内部定义的参数parameter 在引用的时候要带`号； 例如： 定义的parameter如下 parameter asize=23; //总地址宽度； parameter dsize=1
quartus 报错
weixin_51329951的博客
07-08 1193
Error (10200): Verilog HDL Conditional Statement error at top_module.v(30): cannot match operand(s) in the condition to the corresponding edges in the enclosing event control of the always construct File:
【随手查】Verilog编译报错
Jessaly的博客
03-30 8998
的一些报错记录，方便日后查找，持续更。。。
FPGA常见错误汇总
endure的博客
04-15 4万+
quartus错误: 1:Error (10170): Verilog HDL syntax error at add_and_counter.v(1) near text “_counter”; expecting “;” 解决方法：要保持工程名和文件名一致。 2.Error (10028): Can’t resolve multiple constant drivers for net “c...
traffic2.rar_quartus II交通灯_verilog hdl_交通灯_数电_数电课程设计
07-15
"traffic2.rar_quartus_II交通灯_verilog_hdl_交通灯_数电_数电课程设计"这个压缩包文件包含了一个使用Quartus II开发的交通灯系统的设计资料。Quartus II是一款由Altera（现Intel FPGA）公司推出的综合、仿真、编程...
full_quartusII_verlogfull_veriloghdl_四位加法器_
09-30
在电子设计自动化（EDA）领域，Verilog HDL是一种广泛使用的硬件描述语言，用于描述数字系统的逻辑行为。本文将深入探讨如何使用Verilog语言设计一个四位全加器，并结合Quartus II工具进行综合和实现。Quartus II是...
VendingMachine_quartusII_自动售货机_veriloghdl_
09-29
本项目“VendingMachine_quartusII_自动售货机_veriloghdl”利用Verilog HDL实现了一个自动售货机的模拟系统。这个系统的目标是模拟真实的自动售货机功能，包括接受硬币、识别硬币面额、存储硬币、提供商品以及找零...
PLL.zip_IP核_PLL_quartus II _verilog hdl_锁相
09-20
本次的设计主要任务是学会调用锁相环 IP 核，并对其进行仿真， 具体要求如下：（1）熟练掌握调用锁相环 IP 核的详细步骤。将 50M 的时钟分成 20MHz 和 100MHz 两个时钟（2）对锁相环进行仿真，验证 ...
verilog中的 syntax error near ?
weixin_42614980的博客
12-30 3万+
学习FPGA时写代码出现了一个莫名其妙的错误，syntax error near ?,无论如何也没查出来是啥错误，后来发现是 中英文输入出现了错误，本来应该是英文的冒号 “ : ” 结果我给打成了中文的冒号 “ ：”，于是就一直报error near ？ 修改过后就ok了。 ...
只记载疑难杂症！！！
q35104943的博客
05-17 2494
奇奇怪怪的问题太多了，那就记个错题集吧！ 1.Error (10170): Verilog HDL syntax error at mcp4822.v(18) near text: “output”; expecting “)”. Check for and fix any syntax errors that appear immediately before or at the specified keyword. The Intel FPGA Knowledge Database contains
【Verilog-HDLBits刷题】2022.02.20学习笔记
weixin_50952710的博客
02-20 1441
verilog学习
keil:syntax error near？这个报错怎么改？
无际单片机编程
03-28 7163
新手对c语言语法不熟练，或者不细心，特别容易缺括号、缺分号啥的低级错误，而有些错误，不会像eclipse一样直接给你定位到某一行。在使用Keil开发时，遇到 "syntax error near" 这样的编译错误通常意味着你的代码中存在语法错误，而且错误通常发生在某个关键字、操作符或者标识符的附近。如果编译器给出的行号那里的代码，感觉没有问题，则要检查错误信息附近的代码。除了不会自动补全之类的基础功能以外，最头痛的就是编译出错时去找问题，比如经常会遇到"syntax error near"这样的编译错误。
yolo-fastest.zip
最新发布
07-28
yolo-fastest
Error (10232): Verilog HDL
05-28
"Error (10232): Verilog HDL" 是 Quartus Prime 集成开发环境中常见的一个错误提示信息。这个错误提示通常意味着你的 Verilog HDL 代码中存在语法错误、语义错误或编译器无法解析的其他错误，导致编译器无法将代码转换成可执行的硬件描述语言。 如果你遇到这个错误，你需要仔细检查你的代码并查找可能的错误。你可以从错误提示信息中获取一些线索，例如错误行号和错误类型等。以下是一些常见的 Verilog HDL 错误： 1. 未正确使用模块：当你使用模块时，你需要确保你正确地声明和使用它。如果你没有按照正确的方式使用模块，你的代码可能无法编译或运行。 2. 语法错误：在 Verilog HDL 中，语法错误是最常见的错误之一。这种错误通常是由于拼写错误、缺少分号、括号不匹配等基本错误导致的。 3. 信号宽度不匹配：在 Verilog HDL 中，信号宽度是非常重要的。如果你的模块中使用的信号的宽度与你的代码中使用的信号的宽度不匹配，你会遇到各种问题，包括编译错误和运行时错误。 4. 模块实例化错误：在 Verilog HDL 中，模块实例化是将模块嵌入到其他模块中的基本方法。如果你没有正确地实例化模块，你的代码可能无法完成预期的功能。 如果你仍然无法解决问题，你可以尝试参考 Verilog HDL 的相关教程和参考手册，或者向 Quartus Prime 社区求助。社区中有许多经验丰富的工程师和开发者，他们可以提供有用的建议和技巧，帮助你解决问题。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值