动手写CPU----day1 CPU架构和五级流水概念

最新推荐文章于 2024-09-25 02:53:00 发布
最新推荐文章于 2024-09-25 02:53:00 发布
阅读量882 收藏 2
点赞数 1
分类专栏： 动手写CPU 文章标签： cpu verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_37858023/article/details/116722431
版权
本文介绍了CPU采用五级流水线的原因和具体流程，包括取指、译码、执行、访存和回写五个阶段，并详细阐述了各阶段之间的寄存器延迟处理，旨在理解CPU内部并行加速的工作原理。
摘要由CSDN通过智能技术生成

目录

一、CPU采用的流水线

1.采用的是五级流水线

  1. 取指令
  2. 译码
  3. 执行
  4. 访存
  5. 回写

2.为什么采取五级流水线？

因为每一个阶段运行的时间不一定一致，而为了处理速度的加快，采取了并行的方式，而此时不采取流水线的设计仍会使得处理速度放缓。理解起来可能不是很形象，但是了解大概即可。

二、五级流水线

1.取指

  • 从指令存储器取出指令，
  • 同时确定下一条指令的地址

1&2：取值和译码间的寄存器

  • 取指的结果先存放，在下一个clk到达的时候传递

2.译码

  • 对取得的指令进行译码，
  • 同时从通用寄存器取出要使用的目的寄存器的值，
  • 指令内有立即数，进行符号扩展
  • 指令为转移指令，那么进行转移

2&3：译码和执行间的寄存器

  • 译码的结果先存放，在下一个clk到达的时候传递

3.执行

  • 进行运算
  • 如果有Load/Store指令，要计算其地址

3&4：执行

最低0.47元/天 解锁文章
yezhangyinge
关注
专栏目录
1.第一章 计算机基础和Linux安装 -- 计算机基础（一）
Raymond的博客
12-01 881
基于电路设计的复杂性和成本考虑，对于当前计算机来讲，是基于二进制来处理数据的（未来或许不是这样，如量子计算机）。比如可以用高低电平，磁极的正反，光照的有无等分别表示1和0，相对其它进制更容易实现，成本也更低。进制数值表示英文简写特性二进制0、1BinaryBIN或B逢二进一八进制OctalOCT或O逢八进一十进制DecimalDEC或D逢十进一十六进制HEX或H逢十六进一表1-1 常见进制数值表示和特性那么什么是二进制呢？
2021-03-08~09~10~11~12 大数据课程笔记 day47day48day49day50day51
qq_44745905的博客
03-12 1162
@R星校长 大数据技术之Flink 第一章 初识Flink   在当前数据量激增的时代，各种业务场景都有大量的业务数据产生，对于这些不断产生的数据应该如何进行有效的处理，成为当下大多数公司所面临的问题。目前比较流行的大数据处理引擎Apache Spark，基本上已经取代了MapReduce成为当前大数据处理的标准。但对实时数据处理来说，Apache Spark的Spark-Streaming还有性能改进的空间。对于Spark-Streaming的流计算本质上还是批（微批）计算，Apache Flink.
数字电路设计之五级流水线设计（CPU）
热门推荐
I AM BACK
06-30 3万+
一．实验目的： 1.使用verilog语言写一个CPU。包含老师给的指令，并且在此基础上加入自己的想法。把之前学过的知识都用上，尽量学会design一个东西，而不仅仅是把老师的代码修改。学习写cpu，为之后的提升打基础，比如学习编译原理的时候可以试着自己做一个编译器；学习操作系统的时候可以在cpu的基础上写一个操作系统；学习嵌入式电路的时候可以自己写一些驱动。所以学习写cpu只是打开了一扇窗，把
cpu五级流水线基础设计
MHSMIE的专栏
02-10 5009
1.流水线原理图 （IF：取指令；ID：译码；EX：执行； MEM：存取数据；WB：数据寄存） 2.指令集 (1)跳转指令集 （2）逻辑运算指令集 （3）算术运算指令集 `define NOP 5'b00000 `define HALT 5'b00001 `define LOAD 5'b00010 `define STORE 5'b00011 `
第五章-中央处理器（五）指令流水线
最新发布
2203_75970230的博客
09-25 1379
1.指令流水的定义1.指令流水的定义一条指令的执行过程可以分成。根据计算机的不同，具体的分法也不同。执行：根据操作码字段，完成指令规定的功能，即把运算结果写到通 用寄存器或主存中。2.执行方式2.1顺序执行方式2.2一次重叠执行方式2.3二次重叠执行方式总耗时T = 3t + (n-1)×t = (2+n)t3.流水线的表示方法4.性能指标2.加速比3.效率5.指令流水线影响因素分类每个功能段的时间保持一致，以。
CPU五级流水线
weixin_41458037的博客
07-27 1万+
取指： 指令取指（InstrucTIon Fetch）是指将指令从存储器中读取出来的过程。 译码： 指令译码（InstrucTIon Decode）是指将存储器中取出的指令进行翻译的过程。经过译码之后得到指令需要的操作数寄存器索引，可以使用此索引从通用寄存器组（Register File，Regfile）中将操作数读出。 执行： 指令译码之后所需要进行的计算类型都已得知，并且已经从通用寄...
5级流水线CPU
12-24
5级流水线CPU，处理了data hazard，验收过了啦
[SystemVerilog] MIPS架构下的五级流水线CPU设计
Hellsegamosken
01-26 3944
众所周知，MIPS体系的五级流水线CPU分为五个阶段：取指（IF）、译码（ID）、执行（EX）、存储器（MEM）、写回（WB）。 可以发现节点数比较多，为了减少出错（对自己静态调试能力较为自信.jpg），那么程序的框架就显得比较重要了。 我采用了按阶段划分的方式，每个阶段一个模块，然后ALU、内存、寄存器文件又单列出来，最后在顶层处理模块间的连线，同时完成冲突模块的设计。
动手写CPU----day2实现基本五级流水和仿真
qq_37858023的博客
05-13 855
目录一、五级流水线实现1.大体框架2.ROM3.CPU二、MIPS架构1.MIPS2.实现ORI指令三、仿真结果1.先编写testbench文件，比较简单2.决定输入到ROM也就是存储器的指令3.仿真结果 一、五级流水线实现 1.大体框架 大体上分为两部分，一个是我们的CPU，另一个是ROM，用来存储我们的指令，等待读取，需要分布实现这两个模块 2.ROM 这个模块很简单，只需要提供三个接口 地址访问 使能 指令 3.CPU 这个模块就是我们五级流水的重点了，day1里已经介绍了大体每个阶段的工作了，
2021-02-26~27~28 大数据课程笔记 day37day38day39
qq_44745905的博客
02-28 3626
@R星校长 音乐数据中心平台 1.1 数据库与ER建模 1.1.1 数据库（DataBase） 数据库是按照数据结构来组织、存储和管理数据的仓库，是一个长期存储在计算机内的、有组织的、可共享的、统一管理的大量数据的集合。 数据库是以一定方式储存在一起、能与多个用户共享、具有尽可能小的冗余度、与应用程序彼此独立的数据集合，可视为电子化的文件柜，存储电子文件的处所，用户可以对文件中的数据进行新增、查询、更新、删除等操作，数据组织主要是面向事务处理任务。 1.1.2 数据库三范式 关系型数据库设计时，遵照一定的.
【五级流水线CPU】—— 1. 初始框架搭建
Running Snail
09-30 2974
文章目录1. 基本知识各模块文件数据通路最终的顶层模块小知识点2. ori指令的实现2.1 ori指令数据通路2.2 具体实现2.2.1 PC模块（取指阶段）2.2.2 IF-ID模块2.2.3 Regfile模块2.2.4 ID模块（译码）2.2.5 ID/EX模块（译码）2.2.6 EX模块（执行）2.2.7 EX/MEM（执行-访存）2.2.8 MEM模块（访存阶段）2.2.9回写阶段顶层模块OpenMIPS3. 验证3.1指令存储器ROM的实现结果 1. 基本知识 各模块文件 （1）取指阶段 P
MIPS五级流水线CPU（全部注释）
04-28
系统硬件综合设计 设计并实现一个多周期和流水CPU。 1.若干段流水、可以处理冲突。 2.三种类型的指令（R类，I类，J类指令）若干条。 3.CPU指令集（MIPS、ARM、RISC-V等均可）不限
五级流水线CPU完整设计（包括control hazard和data hazard处理）
06-18
建议师弟师妹们还是要自己写，完整地理解好CPU设计的思路，不要直接在网上找到就抄。http://blog.csdn.net/c602273091/article/details/35883557 大家可以到师兄博客看一下hazard解决的思路分析。
CPU五级流水线verilog源代码
06-30
使用了verilog写的五级流水线。处理过了hazard，还有stall。
HazardUnit.v
11-29
重庆大学计算机组成原理第四次实验verilog代码 在实验三中已介绍过MIPS传统的五级流水线阶段，分别是取指、译码、执行、访存、回写(Instruction Fetch, Decode, Execution, Memory Request, Write Back)，五阶段。 单周期CPU虽然CPI为1，但由于时钟周期取决于时间最长的指令(如lw、sw)没有很好的性能，而多周期虽然能提升性能但仍旧无法满足当今处理器的需求。流水线能够很好地解决效率问题，通过分阶段，达到指令的并行执行。同时，在单周期的基础上，能够很容易地使用触发器做阶段分隔，实现流水线。 本次实验将从实验三单周期处理器过渡至五级流水，并将解决冒险(hazard)问题。 QQ：2547639713
计算机CPU体系结构以及指令流水原理介绍
@_囚徒-2018_的家园
07-10 4988
1.计算机CPU的体系结构 图片来自计算机组成原理： 2.指令流水的原理          为简单起见，把指令的处理过程分为取指令和执行指令两个阶段，在不采用指令流水技术的计算机里，取指令和执行指令是周而复始地重复出现，各条指令按顺序串行执行着，如下如所示： 取指令1 -->> 执行指令1 -->> 取指令2 -->> 执行指令2 -->> 取指令3 -->> 执行指令3
【五级流水线CPU】—— 4. 移动操作指令(6条)
Running Snail
09-30 874
文章目录1. 分析1.1 指令1.2 数据通路图和系统结构图的改变2. 代码修改2.1 HI、LO寄存器的实现2.2 修改译码阶段—ID模块2.3 修改执行阶段—EX模块、EX/MEM模块2.4 修改访存阶段—MEM模块、MEM/WB模块3. 测试5 移动操作指令 1. 分析 1.1 指令 movn、movz指令 译码阶段新增：依据读取地址rt的值是否为0，判断是否写入目的寄存器 mthi、mtlo指令 译码阶段，给出运算类型 alusel_o 、 运算子类型 aluop_o 的值 ， 同时读出 rs
CPU流水线技术全面解读
weixin_43719763的博客
02-29 3891
流水线的本质就是拿空间换时间。将每条指令的步骤分解到不同的电路单元，从而使得多个指令并行执行。
CSP-J1/S1初赛知识点集训思维导图课件
day2.pdf, day3.pdf, day4.pdf, day5.pdf, day1-详细版.pdf, day2-详细版.pdf, day3-详细版.pdf, day4-详细版.pdf）可能包含了不同天数的详细讲解内容，其中“详细版”文件可能包含了更多的例题、解答和讨论，以...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值