ZYNQ基础----使用AXI-LITE接口访问Block RAM

最新推荐文章于 2025-03-13 16:31:09 发布
最新推荐文章于 2025-03-13 16:31:09 发布
阅读量2.8k 收藏 27
点赞数 4
分类专栏： ZYNQ 文章标签： Block RAM
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_41332806/article/details/109182537
版权

1. 前言

  在之前的博客中有介绍到AXI接口和AXI-stream接口，AXI-lite接口也经常使用。最近恰好在做一个小的项目，需要对采集到的ADC数据进行缓存。由于采集到的数据是经过数字下变频DDC的，因此其速率不会很快，根据速率变换的不同，可以在1M到50K之间。因此也不需要使用外部的存储器，片上的RAM就足够了。
  由于使用到的ZYNQ，希望使用ZYNQ的网口来进行数据的传输，因此就免不了使用AXI接口。这个就相较于使用存粹的FPGA逻辑的开发要稍微复杂一点。但是在进行数据传输的时候，使用lwip以太网就可以很简单的进行传输了，有失必有得，有得必有失。

2. AXI-Lite 接口时序

  AXI-Lite的接口时序和AXI_MM也就是AXI4的时序基本上是一致的，AXI4是可以突发的，但AXI-Lite每次只能传输一个数据。
在这里插入图片描述

在这里插入图片描述
  最近调试这个AXI-lite接口，通过AXI4-lite接口与BRAM进行通信，由于BRAM采用的是传统的接口，没有使用BRAM controller这个IP，因此需要自己手动来写IP完成和BRAM的数据交互。但是在使用AXI-Lite接口的时候发现实际上的AXI4-Lite接口时序，在Slave IP中好像与常规的不一样。下面是通过ILA抓取到的AXI4-Lite接口的数据。
需要说明的，这个是Slave器件的时序图：
AXI4-Lite写时序
  把写时序这个过程绘制下来如下图所示：红色的信号是该IP输出的信号。可以看到，这个AXI-Lite接口和常规的AXI时序有点不太。一般情况下的AXI时序，都是首先给出地址，地址响应后才进行数据的传输。
在这里插入图片描述
  AXI4-Lite的读时序也和写时序相同，相较于常规的时序有一点不同。
在这里插入图片描述
在这里插入图片描述

2.1 Block RAM 设置

  弄清了上面的AXI-Lite时序滞后，就需要对BRAM接口进行简单的设置的，使用纯逻辑进行开发的时候，RAM这个IP那是使用了相当多的次数，Block Design中使用的时候，还是有一点区别。
  这里的模式选择Stand Alone模式，因为是自己来实现这个AXI接口，将DDC后的数据写入到RAM中。使用真双口RAM，这个真双口RAM在纯逻辑开发的时候，用的不多，在Block Design的设计中用得还是挺多得。
在这里插入图片描述
  接下来就是位宽和深度得设置，这里设置位宽位32，深度为2048.因此采样得IQ对，IQ数据都是32位，在向上位机传递数据的时候，都是以IQ对来传递的，上位机接收数据的时候需要最小的IQ对位512。
在这里插入图片描述

2.2 封装AXI-lite接口IP

  封装两个IP，一个用来对BRAM进行写， 一个用来读。

// 该模块只向block ram进行数据的写入
module axi_bram_write#
(
    parameter integer AXI_DATA_WIDTH = 32,
    parameter integer AXI_ADDR_WIDTH = 16,
    parameter integer BRAM_DATA_WIDTH = 32,
    parameter integer BRAM_ADDR_WIDTH = 10
)(
    // System signals
    input  wire                         aclk,
    input  wire                         aresetn,
  
    // Slave side
    input  wire [AXI_ADDR_WIDTH-1:0]    s_axi_awaddr,  // AXI4-Lite slave: Write address
    input  wire                         s_axi_awvalid, // AXI4-Lite slave: Write address valid
    output wire                         s_axi_awready, // AXI4-Lite slave: Write address ready
    input  wire [AXI_DATA_WIDTH-1:0]    s_axi_wdata,   // AXI4-Lite slave: Write data
    input  wire [AXI_DATA_WIDTH/8-1:0]  s_axi_wstrb,   // AXI4-Lite slave: Write strobe
    input  wire                         s_axi_wvalid,  // AXI4-Lite slave: Write data valid
    output wire                         s_axi_wready,  // AXI4-Lite slave: Write data ready
    output wire [1:0]                   s_axi_bresp,   // AXI4-Lite slave: Write response
    output wire                         s_axi_bvalid,  // AXI4-Lite slave: Write response valid
    input  wire                         s_axi_bready,  // AXI4-Lite slave: Write response ready
    input  wire [AXI_ADDR_WIDTH-1:0]    s_axi_araddr,  // AXI4-Lite slave: Read address
    input  wire                         s_axi_arvalid, // AXI4-Lite slave: Read address valid
    output wire                         s_axi_arready, // AXI4-Lite slave: Read address ready
    output wire [AXI_DATA_WIDTH-1:0]    s_axi_rdata,   // AXI4-Lite slave: Read data
    output wire [1:0]                   s_axi_rresp,   // AXI4-Lite slave: Read data response
    output wire                         s_axi_rvalid,  // AXI4-Lite slave: Read data valid
    input  wire                         s_axi_rready,  // AXI4-Lite slave: Read data ready
  
    // BRAM port
    output wire                         bram_porta_clk,
    output wire                         bram_porta_rst,
    output wire [BRAM_ADDR_WIDTH-1:0]   bram_porta_addr,
    output wire [BRAM_DATA_WIDTH-1:0]   bram_porta_wrdata,
    output wire [BRAM_DATA_WIDTH/8-1:0] bram_porta_we
);


//====================================================
//axi_lite port
//====================================================
reg     awready;
reg     wready  ;
reg     bvalid ;

assign s_axi_bresp = 2'd0;
assign s_axi_wready = wready;
assign s_axi_awready = awready;
assign s_axi_bvalid = bvalid;

always @(posedge aclk) begin
    if (aresetn == 1'b0) begin
        awready <= 1'b0;
    end
    else if (s_axi_awvalid == 1'b1 && s_axi_wvalid == 1'b1) begin
        awready <= 1'b1;
    end
    else begin
        awready <= 1'b0;
    end
end

always @(posedge aclk) begin
    if (aresetn == 1'b0) begin
        wready <= 1'b1;
    end
    else if (s_axi_wvalid == 1'b1) begin
        wready <= 1'b0;
    end
    else begin
        wready <= 1'b1;
    end
end

always @(posedge aclk) begin
    if (aresetn == 1'b0) begin
        bvalid <= 1'b0;
    end
    else if (s_axi_awvalid == 1'b1 && s_axi_wvalid == 1'b0) begin
        bvalid <= 1'b1;
    end
    else begin
        bvalid <= 1'b0;
    end
end

//====================================================
//bram port
//====================================================

function integer clogb2 (input integer value);
    for(clogb2 = 0; value > 0; clogb2 = clogb2 + 1) value = value >> 1;
endfunction

localparam integer ADDR_LSB = clogb2(AXI_DATA_WIDTH/8 - 1);

assign bram_porta_clk = aclk;
assign bram_porta_rst = ~aresetn;
// 字节地址到Block RAM的存储地址的转换
assign bram_porta_addr = s_axi_awaddr[ADDR_LSB+BRAM_ADDR_WIDTH-1:ADDR_LSB];
assign bram_porta_wrdata = s_axi_wdata;
// 写入数据的字节有效信号
assign bram_porta_we = s_axi_awvalid & s_axi_wvalid ? s_axi_wstrb : {(BRAM_DATA_WIDTH/8){1'b0}};

endmodule

module axi_bram_reader #
(
  	parameter integer AXI_DATA_WIDTH = 32,
  	parameter integer AXI_ADDR_WIDTH = 16,
  	parameter integer BRAM_DATA_WIDTH = 32,
  	parameter integer BRAM_ADDR_WIDTH = 10
)	
(	
  	// System signals
  	input  wire                       aclk,
  	input  wire                       aresetn,
	
  	// Slave side
  	input  wire [AXI_ADDR_WIDTH-1:0]  s_axi_awaddr,  // AXI4-Lite slave: Write address
  	input  wire                       s_axi_awvalid, // AXI4-Lite slave: Write address valid
  	output wire                       s_axi_awready, // AXI4-Lite slave: Write address ready
  	input  wire [AXI_DATA_WIDTH-1:0]  s_axi_wdata,   // AXI4-Lite slave: Write data
  	input  wire                       s_axi_wvalid,  // AXI4-Lite slave: Write data valid
  	output wire                       s_axi_wready,  // AXI4-Lite slave: Write data ready
  	output wire [1:0]                 s_axi_bresp,   // AXI4-Lite slave: Write response
  	output wire                       s_axi_bvalid,  // AXI4-Lite slave: Write response valid
  	input  wire                       s_axi_bready,  // AXI4-Lite slave: Write response ready
  	input  wire [AXI_ADDR_WIDTH-1:0]  s_axi_araddr,  // AXI4-Lite slave: Read address
  	input  wire                       s_axi_arvalid, // AXI4-Lite slave: Read address valid
  	output wire                       s_axi_arready, // AXI4-Lite slave: Read address ready
  	output wire [AXI_DATA_WIDTH-1:0]  s_axi_rdata,   // AXI4-Lite slave: Read data
  	output wire 					  s_axi_rlast,
  	output wire [1:0]                 s_axi_rresp,   // AXI4-Lite slave: Read data response
  	output wire                       s_axi_rvalid,  // AXI4-Lite slave: Read data valid
  	input  wire                       s_axi_rready,  // AXI4-Lite slave: Read data ready
	
  	// BRAM port
  	output wire                       bram_porta_clk,
  	output wire                       bram_porta_rst,
  	output wire [BRAM_ADDR_WIDTH-1:0] bram_porta_addr,
  	input  wire [BRAM_DATA_WIDTH-1:0] bram_porta_rddata
);

reg 		arready;
reg 		rvalid ;
reg 		rlast	;

assign s_axi_arready = arready;
assign s_axi_rdata = bram_porta_rddata;
assign s_axi_rresp = 2'd0;
assign s_axi_rvalid = rvalid;
assign s_axi_rlast = rlast;

always @(posedge aclk) begin
	if (aresetn == 1'b0) begin
		arready <= 1'b0;	
	end
	else if (s_axi_arvalid == 1'b1 && s_axi_arready == 1'b0) begin
		arready <= 1'b1;
	end
	else begin
		arready <= 1'b0;
	end
end

always @(posedge aclk) begin
	if (aresetn == 1'b0)  begin
		rvalid <= 1'b0;
		rlast <= 1'b0;
	end
	else if (arready == 1'b1) begin
		rvalid <= 1'b1;	
		rlast <= 1'b1;
	end
	else  begin
		rvalid <= 1'b0;
		rlast <= 1'b0;
	end
end


//====================================================
// bram port
//====================================================

function integer clogb2 (input integer value);
	for(clogb2 = 0; value > 0; clogb2 = clogb2 + 1) value = value >> 1;
endfunction

localparam integer ADDR_LSB = clogb2(AXI_DATA_WIDTH/8 - 1);

assign bram_porta_clk = aclk;
assign bram_porta_rst = ~aresetn;
assign bram_porta_addr = s_axi_araddr[ADDR_LSB+BRAM_ADDR_WIDTH-1:ADDR_LSB];

endmodule

  最终搭建好的Block Design如下：
在这里插入图片描述
  地址映射如下：
在这里插入图片描述

3 SDK下验证

  搭建完毕后，就可以简单验证以下，写一个循环读写的简单的demo.
  只需要正确的掌握映射的地址就可以

#include <stdio.h>
#include "platform.h"
#include "xil_printf.h"

#define 	READ_ADDR   0x43C00000
#define 	WRITE_ADDR	0x43C02000

char * wrBuf = (char *)WRITE_ADDR;
char * rdBuf = (char *)READ_ADDR;
int main()
{
    init_platform();
    for	(u8 i = 0; i < 100; i++)
    {
    	*(wrBuf + i) = i;
    }
    for(int i = 0; i < 100; i++)
    {
    	xil_printf("rdBuf[%d] = %d \n", i, rdBuf[i]);
    }

    print("Hello World\n\r");

    cleanup_platform();
    return 0;
}
ZYNQ axi4-full-master和slave总线搭建
wangjie36的博客
06-05 2037
AXI4：面向高性能地址映射通信需求，是面向地址映射的接口，最大允许256次的数据突发传输；AXI4-Lite：是一个轻量级的地址映射单次传输接口，占用很少的逻辑单元。AXI4-Stream：面向高速流数据传输；去掉了地址项，允许无限制的数据突发传输规模。axi-full-slave的axi_awready，当满足条件(~axi_awready&&S_AXI_AWVALID &&~axi_awv_awr_flag && ~axi_arv_arr_flag)=1 的时候表示可以进行一次AXI-FULL的 ..
Vitis HLS 学习笔记--MAXI（认识 MAXI 接口、全局/本地存储器、MAXI报告、理解 Volatile）
hi94的博客
04-28 2979
本文介绍了在使用 Vitis HLS 进行高层次综合时，利用 AXI4 存储器映射 (m_axi) 接口进行数据传输的方法和优势。首先，对于 MAXI 接口的认识和概述进行了阐述，MAXI 接口作为主动、全局、存储器级别的接口，提供了在 FPGA 内部和外部存储器之间高效传输数据的能力。接着，通过代码示例详细展示了如何在函数接口中使用 MAXI 接口进行数据传输，以及如何利用突发模式提高数据传输效率。
ZYNQ linux AXI 读写,ZYNQ linux下AXI_BRAM的使用方法，PS与PL端数据交互
weixin_42394257的博客
05-13 1284
1、AXI总线、AXI接口、AXI协议总线是一组传输通道，是各种逻辑器件构成的传输数据的通道；接口是一种连接标准，又常被称为物理接口；协议是数据传输的规则。PS与PL连接方式主要是通过AXI总线进行的。ZYNQ上的总线协议有AXI4, AXI4-Lite, AXI4-Stream三种总线协议。而PS与PL之间的接口(AXI-GP、AXI-HP、AXI-ACP)只支持AXI4与AXI4-Lite这两...
ZYNQ学习之旅--PS_AXI_BRAM(PS与PL通过BRAM进行数据交互)
qq_36662353的博客
07-07 3209
目录标题BD设计软件设计 BRAM（Block RAM）是 PL 部分的存储器阵列，PS 和 PL 通过对 BRAM 进行读写操作，来实现数据 的交互。在 PL 中，通过输出时钟、地址、读写控制等信号来对 BRAM 进行读写操作（关于 BRAM 的操作时序，请参考“RAM IP 核实验”）；而在 PS 中，处理器并不需要直接驱动 BRAM 的端口，而是通过 AXI BRAM 控制器来对 BRAM 进行读写操作。AXI BRAM 控制器是集成在 Vivado 设计软件中的软核，可以配置成 AXI4-lite
Zynq 利用AXI4-lite联合AXI4-full对PS端DDR发起读写
最新发布
weixin_58616976的博客
03-13 970
在HLS中通过对函数进行接口设置生成的IP核能够利用axi-lite在sdk中进行配置并启动，在RTL设计中利用axi4总线实现该功能；
FPGA开发(4)——AXI_LITE总线协议
qq_40995480的博客
11-23 8689
介绍了axi总线协议，并且完成了axi-lite协议的波形图绘制、代码编写以及测试
ZYNQ PS与PL通过AXI-LITE连接，在Linux下直接读写PL的物理地址，实现PS与PL的交互
qq_36365231的博客
01-08 3058
ZYNQ开发，如果PL与PS的交互方式仅为AXI-Lite总线的话，在Linux下可以通过直接访问PL的寄存器物理地址来实现PS-PL的数据交互。测试代码的PC开发平台为Ubuntu18.04，QT5。ZYNQ为7020，并移植了Linux系统和Ubuntu16.04的最小系统。
【JokerのZYNQ7020】LINUX_AXI_LITE。
Joker_是小王的博客
06-04 1541
软件环境：vivado 2017.4 硬件平台：XC7Z020 嗯，原计划这次写写verilog的串口收发，但是，前阵子跟看我博客的铁子们交流，有个朋友说想看linux下，怎样通过axi_lite与PL端交互，安排！只记得之前写了linux下通过axi_stream进行大批量数据交互，对于小批量数据（类似于控制指令、写寄存器）交互，确实是该写的忘了写了，今天补上。 今天的测试呢，准备这样做，搭建系统如下所示，包含今天需要测试的自建模块axi_lite_gpio，他下面的那个是个button...
【ZYNQ入门】第七篇、AXI Lite协议使用方法
大屁桃的博客
01-22 1991
这部分内容比较简单，相较于AXI HP口的使用，AXI GP口的使用就简单很多。这里做下记录，防止后面使用的时候忘记了流程。最后也希望我的笔记能够给你提供思路，当然个人的笔记难免会存在一些错误，若读者发现了，还忘指出。😇😇😇。
ZYNQ-RAM
weixin_54957499的博客
10-25 770
ZYNQ-RAM
AXI Block RAM 控制器IP核的用法详解
u011565038的博客
05-09 4602
本文描述了如何使用Xilinx的Vivado Design Suite环境中的工具来定制和生成AXI Block RAM (BRAM) IP 核。Vivado Design Suite是一个强大的FPGA设计和开发环境，它允许用户定制和配置各种IP核以适应他们的特定设计需求。
Xilinx Zynq-7000 SoC芯片资料技术手册资料设计指导合集.zip
03-21
Xilinx Zynq-7000 SoC芯片资料技术手册资料设计指导合集 ...pg078-AXI Block RAM(BRAM) Controller.pdf pg155-axi-lite-ipif.pdf pg160-gmii-to-rgmii.pdf pg308-i2s.pdf pg330-audio-formatter.pdf
是axi接口的读写ram的仿真测试文件。
05-16
是axi接口的读写ram的仿真测试文件。
ZYNQ AXI 读写
02-18
本文介绍了zynq-7000在vivado下面AXI总线的读写介绍和实际操作。
PYNQ-Z2-Block RAM扩展存储空间.pdf
03-12
PYNQ-Z2开发板是一款支持PYNQ开源框架的开发平台。PYNQ开源框架可以使嵌入式编程用户在无需设计可编程逻辑电路的情况下充分发挥Xilinx Zynq All Programmable SoC（APSoC）的功能。PYNQ-Z2除支持传统ZYNQ开发方式外，还可支持Python进行APSoC编程，并且代码可直接在PYNQ-Z2上进行开发和调试。可编程逻辑电路以硬件库的形式导入并且可以通过API编程，这种方式基本上与软件库的导入和编程方式相同。 PYNQ-Z2开发板以ZYNQ XC7Z020 FPGA为核心，配备有以太网，HDMI输入/输出，MIC输入，音频输出，Arduino接口，树莓派接口，2个Pmod，用户LED，按钮和开关。兼容树莓派连接器、Arduino屏蔽连接器以及Pmod连接器可以支持多种配件拓展，同时这些接口也可以用作GPIO 。
使用AXI4总线协议访问Block RAM
Daturasee的博客
04-15 2415
使用AXI4总线协议访问Block RAM 关于AXI的协议介绍，下文已总结的十分详细。 AXI总线 详细整理 接下来我们会使用单端口SRAM （Block Memory Generator）来进仿真测试，对协议信号进行分析。 1.读测试 ​ 我们首先对SRAM使用Load Init File,载入初始数据。其余未赋值的空间，载入数据0； ​ 我们知道在读出数据时，需要读地址通道与读数据通道共同工作，由于存在Valid和Ready握手协议，那么在读数据时，我们首先让主机向从机发送读地址，在发送之前，我
AXI4写时序在AXI Block RAM (BRAM) IP核中的应用
u011565038的博客
05-10 2113
在本文中将展示描述了AXI从设备（slave）AXI BRAM Controller IP核与Xilinx AXI Interconnect之间的写时序关系。
ZYNQ开发（2）在Linux系统层上PL-PS通过AXI-DMA传输数据详细步骤及注意事项
aizaiyueye的专栏
05-29 2842
参考的网络资料 https://github.com/bperez77/xilinx_axidma/tree/master https://gitlab.gnome.org/HosseinBeheshti/UlteraZed7EV/-/tree/master/petalinux/xilinx_axidma https://www.icode9.com/content-3-925319.html https://blog.csdn.net/weixin_38218267/article/details/1
关于zynq block ram使用时的问题记录
weixin_43695159的博客
09-26 321
在准备进行ZYNQ ps和pl大量数据通信的时候，采用block ram进行数据交互，其中部分区域用于读，部分区域用于写。为了分解项目难度，先在PL端例化了block ram ip核，并且写了两个读写模块，用于测试仿真相关读写逻辑。但是在寻址的时候遇到了问题，已经找到问题并解决，在此记录一下。
PL PS AXI
03-12
### ZYNQ中的PL PS AXI接口配置及使用方法 #### 一、AXI接口概述 在ZYNQ器件中，支持多种类型的AXI接口用于PS（处理系统）和PL（可编程逻辑）之间的通信。这些接口包括AXI-Lite, AXI4以及AXI-Stream[^3]。 #### 二、AXI Lite接口特点及其应用场合 对于简单的寄存器访问或者少量的数据交换场景下，通常会选择AXI-Lite接口来完成PS与PL间的交互操作。此接口具有较低带宽但是结构简单易于理解和实现的特点，在许多情况下足以满足需求[^1]。 #### 三、具体实例分析 当采用AXI-Lite作为两者间的主要通讯手段时，可以有两种不同的设计方案： 1. **方案A**: 将来自PS侧的数据先存储于位于PL内部的一个Block RAM (BRAM)，之后再由其他部分负责取出并进一步处理； 2. **方案B**: 让PS能够直接向PL内的目标位置写入所需的信息而不必经过中间缓存环节；这两种方式各有优劣取决于实际应用场景的需求[^4]。 #### 四、高级功能扩展 除了基本的读/写之外，如果涉及到更大规模的数据流传输，则可能需要用到更复杂的协议比如AXI Stream或是借助FIFO组件构建起从内存至逻辑区域的有效桥梁，像AXI-FIFO-MM2S就是这样一个例子它实现了从PS端到PL端高效稳定的数据搬运过程[^2]。 ```python # Python伪代码展示如何初始化AXI Lite IP核参数设置 def configure_axi_lite(base_address): # 设置基础地址 axi_lite.set_base_addr(base_address) # 配置中断使能位 axi_lite.enable_interrupt(True) configure_axi_lite(0x43C00000) ```
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值