低功耗入门笔记

低功耗入门笔记
本篇内容是对上一篇内容的一个简要总结，制作思维导图简单说明，详细请看上一篇内容及原文链接。

功耗思维导图

功耗相关例题

1、下列功耗措施哪个可以降低峰值功耗
A 静态模块级Clock Gating
B Memory Shut Down
C Power Gating
D 大幅度提高HVT比例
解析：首先峰值功耗是属于动态功耗中的短路功耗，即NMOS和PMOS同时导通所引起的峰值电流，最终带来的功耗。这个功耗和电源电压，时钟翻转率，以及峰值电流有关。
（1）从动、静态功耗的角度分析选择A
A选项显然降低时钟翻转率是降低的动态功耗，所以A选项正确。
B选项存储关闭。即不被访问的时候，关闭存储器，因而也是降低静态功耗。
C选项电源门控技术，即模块不工作的时候，关闭电源，模块睡眠，工作时候再启动电源，是降低静态功耗。
D选项即采用高阈值电压的晶体管，阈值电压增加的效果在于降低亚阈值漏电电流，因而降低静态功耗。
（2）从短路功耗公式分析选D
短路功耗公式为：Pshort = τAshortVdd = τAβ(Vdd-Vth)3 ，只跟Vth有关，而D选项中大幅提高HVT（High Voltage Value）带入短路功耗公式中会使短路功耗变小，从而降低动态功耗中的峰值功耗。所以D选项正确。
扩展：
LVT：低阈值这种库的漏电流较大，但是延迟较小。
SVT：标准阈值居于两者中间。
HVT：高阈值这种库的漏电流小，但是延迟大在关键路径上最好用LVT的库，考虑到降低功耗，最好用HVT的库。

2、逻辑电路低功耗设计中，无效的方法是
A 采用慢速设计 B 减少信号翻转
C 采用较慢速的时钟 D 提高阈值电压
解析：A选项说采用慢速设计并不一定会降低功耗，所以A选项不正确。
B选项减少信号翻转可以降低动态功耗。
C选项采用较慢速时钟也相对的降低了信号的翻转，所以也是降低动态功耗。
D选项即采用高阈值电压的晶体管，阈值电压增加的效果在于降低亚阈值漏电电流，因而降低静态功耗。

3、在RTL设计阶段，降低功耗的常用设计方法是
A 门级电路的功耗优化 B 门控时钟
C 降低电路漏电流 D 多阈值电压
解析：这四个选项都是可以降低功耗的常用设计方法，但是有个前提，那就是在RTL设计阶段，也就是我们编写代码时可以控制的阶段，可以在代码中加入门控时钟，所以C选项正确。

4、以下哪些手段可以降低SRAM的动态功耗（ ）。（大疆FPGA逻辑岗B卷）（多选）
A 不访问SRAM时，关闭时钟
B 不访问SRAM时，地址线不翻转
C 不访问SRAM时，写数据线不翻转
D 不访问SRAM时，将其Power down
解析：本题目主要考察了对SRAM的理解和低功耗技术
这个题目有两个点需要大家关系的，一个是SRAM的特点，另一个是动态功耗。我们先来说说SRAM。静态随机存取存储器（Static Random-Access Memory，SRAM）是随机存取存储器的一种。所谓的“静态”是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。相对之下，动态随机存取存储器（DRAM）里面所储存的数据就需要周期性地更新。然而，当电力供应停止时，SRAM储存的数据还是会消失（被称为Volatile Memory），这与在断电（Power down）后还能储存资料的ROM或闪存是不同的。所以D选项不能作为降低SRAM的动态功耗的手段，断电（Power down）会导致数据的丢失。
接下来我们再来说说功耗问题。
CMOS管功耗 = 动态功耗 + 静态功耗
静态功耗：是时钟不工作的状态下所需的功耗。数字和模拟逻辑都消耗静态功耗，在模拟系统中，静态功耗主要包括由其接口模拟电路的静态电流决定的功耗。
动态功耗：是在器件工作时所增加的功耗，它由切换信号及容性负载的充放电引起。影响动态功耗的主要变量是电容充电、工作电压和时钟频率。所以在SRAM不工作的时候关闭控制SRAM时钟，而SDRAM中的数据并不会丢失。
动态功耗 = 负载功耗 + 内部功耗
负载功耗：指CMOS管在翻转过程中对负载电容进行充放电消耗的功耗。
内部功耗：指CMOS管在翻转过程中，对内部结点电容进行充放电消耗的功耗及短路电流消耗的功耗。
而B选项和C选项就是要SRAM在不工作的时候减少其地址线和写数据线的翻转，也就是相当于减少CMOS管的翻转，所以是可以降低动态功耗的。

5、随着IC电路设计工艺的进步，漏电功耗占比越来越大，不考虑温漂的影响，以下哪些技术能够用于降低漏电功耗？（ ）（多选题）
A power gating（电源门控）
B DVFS（动态电压频率调整）
C DFS（动态频率调整）
D clock gating（时钟门控）
解析：本题目主要考察了IC设计中降低功耗的相关知识
可以知道时钟门控（在不工作时关闭时钟）是一种降低动态功耗的有效手段，所以D选项错误。今天我们主要讲一讲静态功耗，主要包括静态直流功耗和漏电流功耗。
静态直流功耗：是指在电路稳定时由于各种泄漏电流的存在，使得电路存在静态功耗，它是由电源到地的电流所形成的功耗；
漏电流功耗：是由亚阈值电流和反向偏压电流造成的。
晶体管微缩到一定程度以后量子隧穿效应（指像电子等微观粒子能够穿入或穿越位势垒的量子行为）开始慢慢介入，使得晶体管漏电现象开始严重，动态功耗不再是总功耗预算中的主要因素，而漏电功耗则占了预算的绝大部分。漏电现象的出现打破了原先登纳德所提出的定律。功耗增大除了更费电不环保之外，带来的最大问题是增加的功耗会转化为热量。在微小的芯片面积上大量功耗密集堆积会导致温度急剧增加。如果散热做的不好，芯片的寿命将大大减少甚至变得不稳定。
以FPGA芯片为例，在正常工作中FPGA消耗的总功耗由器件的静态功耗、动态功耗和I/O功耗构成。静态功耗也叫待机功耗（Standby Power），是芯片处于上电状态，但是内部电路没有工作（也就是内部电路没有翻转）时消耗的功耗；而所谓动态功耗是指由于内部电路翻转所消耗的功耗；I/O功耗是I/O翻转时，对外部负载电容进行充放电所消耗的功耗。芯片的静态功耗是芯片处于待机状态下所消耗的功耗，它主要由芯片内部的漏电流产生。在高速的40nm器件中（如Stratic IV），芯片的漏电流相对来说较大，因此静态功耗成为主要的电源功耗，也叫漏电功耗（Leakage Power）。
所以我们要想办法尽可能减小这种功耗。主要有以下几种方法：
DPM动态电源管理技术：动态电源管理主要依据设备工作负载的变化切换器工作状态以达到系统功耗最小化。
DVFS动态电压频率调整技术：本质上是一种低功耗技术，目的是根据的芯片当时的实际功耗需要设定工作电压和时钟频率，这样可以保证提供的功率既满足要求又不会性能过剩，从而可以降低功耗，所以B选项正确。DVFS技术利用了CMOS芯片的特性，CMOS芯片的能量消耗正比于电压的平方和时钟频率。DVFS技术是以延长任务执行时间为代价来达到减少系统能量消耗的目的，体现了功耗与性能之间的权衡。然而不管是电压调节还是频率调节，都会造成系统性能的损失，并增加系统的响应延迟。
电源门控：是一种在65nm和45nm工艺节点将发挥更重要作用的技术。电源门控（有人也称为电源关断）需要插入开关来关断非活动功能块的电源，所以A选项正确。
DFS（动态频率调整）本身不是涉及功耗相关的名词，而是雷达通信中才会用到的，所以C选项错误。