TSMC28nm spice仿真

在这里插入图片描述
DC改变了RTL代码的结构,但是逻辑没有改变。比如很调整组合逻辑的位置,但是最终的功能是一样的。文件的后缀名为.svf,该文件用于后面的形式验证,即formality

dont touch:不会穿过logic,可以用于cells, nets, references, 和 designs。你不希望DC优化的地方,都可以用它。

main.tcl:
1.目录建立
设置报告目录 …/rpt/$pro
设置输出目录…/outputs/$pro
设置工作目录./elab
设置log日志目录…/log

如果不存在,创建上面四个文件夹

2.setup设置
设置svf文件到输出目录下

执行dc_setup.tcl
功能:设置目标库和链接库,并且某些ccs模型单元不使用

执行read_file_rtl.tcl
功能:设置rtl目录,设置设计文件名,使用analyze和elaborate读入verilog设计,使用link使设置生效

3.线负载模型
设置PVT operation条件,ffg0p88v125c指的是ffg的工艺参数,ff是fast N࿰

  • 0
    点赞
  • 7
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 2
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

seu他山之石

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值