virtuoso导入网表时遇到的问题解决

1、PDK库里的电阻对应不上

一个很神奇的问题是pdk里有的器件竟然导入不了，显示term缺失，这个问题的解决方式为：

如图，默认的选项一般是spectre，但是有的PDK，cdf 里只有用于ams的端口顺序，此时如果不更改设置，就会因为端口匹配不上而失败；

2、resistor，capacitor等analogLib里的器件对应不上

这个是一个经典问题，解决方式也很简单，做一个device map即可：

3、选择不生成连线

import cdl默认生成的电路图连线很密集，根本看不出来是什么。此时在输出界面将full place and route去掉，即可设置为“不走线”。