STA（静态时序分析）和LEC（逻辑一致性检查），为什么还要进行后仿真

STA（静态时序分析）和LEC（逻辑一致性检查），为什么还要进行后仿真

Gate level Simulation(门级仿真)
芯片后仿
当我们做后仿时我们究竟在仿些什么

前仿真：RTL级别的仿真
后仿真：RTL + SDF反标仿真

我们既然已经进行了一致性LEC（逻辑一致性检查）和STA（静态时序分析）为什么还要在signoff阶段进行后仿真？

1.和STA互补，分析STA中无法分析的路径。主要有异步时钟，false path，multicycle path。
2.对DFT的测试向量进行仿真
3.防止SDC文件给的不完备
4.功耗分析更加准确。动态仿真提供用于功耗的波形分析，比如开关因子的计算更加准确（switching factor）。