《夏宇闻 Verilog数字系统设计教程》读书笔记chapter II——Verilog语法的基本概念

最新推荐文章于 2024-05-13 11:31:33 发布

奋进的小小

最新推荐文章于 2024-05-13 11:31:33 发布

阅读量492

点赞数

分类专栏：读书笔记文章标签： verilog fpga

本文链接：https://blog.csdn.net/qq_39033165/article/details/106910590

版权

这篇读书笔记介绍了Verilog HDL的基础，包括二选一多路选择器和三态门的选择器设计。通过布尔表达式和Verilog保留字描述逻辑功能，讲解了模块的实例化引用和层次嵌套，强调了模块在数字系统设计中的重要性和可综合特性。

摘要由CSDN通过智能技术生成

Verilog HDL 既是一种行为描述的语言也是一种结构描述的语言。无论描述电路功能行为的模块或描述元器件或较大部件互联的模块都可以用其来建立电路模型。功能行为模块可以由工具自动地转换为门级互联的结构模块。Verilog模型是实际电路的不同级别的抽象，根据抽象级别可以将模型分为：系统级、算法级、RTL级(行为描述)门级、开关级(与具体的物理电路有对应关系)

文章目录

Verilog模块的基本概念

二选一多路选择器

这一节以二选一多路选择器为例，讲解了Verilog模块的特性。

从逻辑功能上描述

module muxtwo (out, a, b, sl);
input a, b, sl;
output out;
reg out;
	always @ (sl or a or b)
		if(! sl)	out = a;
		else out = b;
endmodule

用布尔表达式来描述

module muxtwo (out, a, b, sl);
input a, b, sl;
output out;
reg out;
wire nsl,sela,selb;
   assign nsl = ~sl;
   assign sela = a&nsl;
   assign selb = b&sl;
   assign out = sela|selb;
endmodule