HDMI系列之一：基于Nios II的HDMI显示图片

一休哥将在本文中介绍一个基于Nios II的HDMI显示图片的工程。我将主要分三个部分来介绍这一工程，从而实现工程效果。
1、 Nios II的常规使用套路
2、 自定义HDMI IP核的制作
3、 Nios II显示图片
本文涉及到的全部资料链接：
链接：http://pan.baidu.com/s/1eRNXagy 密码：uv9w

1 Nios II的常规使用套路

虽然使用Nios II可以为我们简化编写Verilog代码的难度。但往往需要额外更多的GUI界面操作。本文为了照顾到Nios II的初学者，将带领大家重新创建一个基于Nios II的FPGA工程。

上图是基于Nios II的FPGA工程的简要结构图，其中属于Nios II的部分有两个，一个是Qsys系统，它是Nios II的硬件；一个是软核工程，它是Nios II的软件。
首先我们新建一个空的FPGA工程，然后点击软件界面的Qsys按钮，进入Qsys的建立界面。

然后，在界面中，我们双击Clock Source IP核，修改里面的参数，设置时钟频率为100MHz，并给这个IP核重命名为clk。

接着，我们添加一个Nios II Processor IP核，在左上角的Library的搜索窗口中搜nios即可。然后重命名为nios_qsys。

然后，添加SDRAM Controller IP核，同样搜索之后，我们需要根据自己板子上SDRAM的型号来配置IP核。我使用的是锆石科技的A4开发板，使用的SDRAM芯片为MT48LC16M16A2，所以仅供大家参考。最后同样的重命名为sdram。

然后接着添加JTAG UART和System ID Peripheral IP核，无需进行任何配置，仅需要重命名为jtag_uart和sysid_qsys即可。

接着，我们添加自定义的HDMI IP核。大家在使用该IP时，需要将我提供的IP核文件放在下图这个路径上。（嘿嘿，由于这个IP核是我仿照锆石科技的VGA IP核而制作的，为了防止被锆石大大给和谐掉，因此也放在同样的IP核路径中。）

最后，我们可以在zircon_ip的IP组里找到zircon_hdmi的IP了，直接调用就行了。

至此，Qsys系统所需的IP核就调用完了，接下来的操作就是连线，连线主要有clk端口，reset端口，Nios的数据与指令端口和Avalon—MM端口。首先我们把除Clock Source IP核以外的IP核的时钟端口连上。由于我们这个Qsys系统只有一个Clock Source IP核，所以当然是用这个IP提供的时钟端口来连接其他IP核。然后将Clock Source IP核的复位端口连接上其他IP核。接着将Nios II Processor IP核的jtag_debug_module_reset复位端口连接上其他IP核。



接着，我们来连接Nios的数据与指令端口，连接这个的时候有一个规律，就是有存储功能的IP核需要同时连接数据与指令端口，如SDRAM，RAM，ROM，EPCS等，而其他外设只需要连接数据端口。