动态和静态时序模拟的优缺点

一、动态时序模拟

动态时序模拟是在验证功能的同时验证时序，需要输入向量作为激励。随着规模增大，所需要的向量数量以指数增长,验证所需时间占到整个设计周期的50%，且这种方法难以保证足够的覆盖率。

• 动态时序模拟的优点是比较精确，不需要很贵的时序分析工具，也不需要特征库。而且同静态时序模拟相比较，它适用于更多的设计类型，既适用于同步电路，也适用于异步电路。

• 但是它也存在着比较明显的缺点：首先是分析的速度比较慢；其次是它需要使用输入矢量，这使得它在分析的过程中有可能会遗漏一些关键路径，因为输入矢量未必是对所有相关的路径都敏感的。

二、静态时序模拟

静态时序分析技术是一种穷尽分析方法，用以衡量电路性能。它提取整个电路的所有时序路径，通过计算信号在路径上的延迟传播找出违背时序约束的错误，主要是检查建立时间和保持时间是否满足要求，而它们又分别通过对最大路径延迟和最小路径延迟的分析得到。

优点： 它不需要输入向量就能穷尽所有的路径，分析速度快，不仅可以对芯片设计进行全面的时序检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路。

缺点： 但是它只能用于分析同步电路，而且无法验证电路的功能， 还需要比较贵的工具支持，对于新工艺可能还需要建立一套特征库，建库的代价可能要几百万。