静态时序分析和动态时序的优缺点

静态时序分析 STA

静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误。

优点：

1.它不需要输入向量就能穷尽所有的路径；

2.运行速度很快、占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计。因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中。

缺点

静态时序分析只能对同步电路进行分析，而不能对异步电路进行时序分析。

动态时序分析 DTA

动态时序模拟就是通常的仿真

优点

比较精确，而且同静态时序相比较，它适用于更多的设计类型 。

缺点

1.分析的 速度比较慢

2.需要使用输入矢量，这使得它在分析的过程中有可能会遗漏一些关键路径，着规模增大，所需要的向量数量以指数增长，且这种方法难以保证足够的覆盖率。

作者：暗夜望月
链接：https://www.jianshu.com/p/7eac9841f814
來源：简书
著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。