流水线握手协议

什么是流水线

流水线设计就是将组合逻辑系统地分割，并在各个部分（分级）之间插入寄存器，并暂存中间数据的方法。目的是将一个大操作分解成若干的小操作，每一步小操作的时间较小，所以能提高频率，各小操作能并行执行，所以能提高数据吞吐率（提高处理速度)

使用流水线的优缺点

• 优点： 流水线缩短组合逻辑路径的长度，增加了数据吞吐量，从而可以提高时钟频率，但也导致了数据的延时

        举例如下：

        例如：一个 2 级组合逻辑，假定每级延迟相同为 Tpd

        1.无流水线的总延迟就是 2Tpd，可以在一个时钟周期完成，但是时钟周期受限制在 2Tpd

        2.流水线：每一级加入寄存器（延迟为 Tco）后，单级的延迟为 Tpd+Tco，每级消耗一个时钟周期，流水线需要 2 个时钟周期来获得第一个计算结果，称为首次延迟，它要 2*（ Tpd+Tco），但是执行重复操作时，只要一个时钟周期来获得最后的计算结果，称为吞吐延迟（ Tpd+Tco）。可见只要 Tco 小于 Tpd，流水线就可以提高速度。 特别需要说明的是，流水线并不减小单次操作的时间，减小的是整体数据的操作时间

• 缺点： 功耗增加，面积增加，硬件复杂度增加，特别对于复杂逻辑如 cpu 的流水线而言，流水越深，发生需要 hold 流水线或 reset 流水线的情况时，时间损失越大。 所以使用流水线并非有利无害，大家需权衡考虑

流水线握手协议

流水线在电路设计过程中，是必不可少的一种实现方式，其可以提高电路的性能，当我们需要设计高速电路的时候，就需要用到流水线

流水线的设计，就是指对延时较大的组合逻辑插入寄存器，把较大的组合逻辑拆分成几个时钟周期来完成，以提高系统的最大时钟频率。

握手协议能够确保数据的上游和下游能够正确的接收数据，握手协议的原则是：当Valid和Ready信号同时高有效时，数据在时钟上升沿传输，并且更新上游的数据：

流水线握手协议的电路设计

下面主要介绍使用Verilog设计一个简单的Valid-Ready握手协议电路的基本原理

本设计可以实现数据的流入和数据的流出，这样一个双端口握手协议通道传输。Valid和Ready信号的原理类似于FIFO的读写和空满信号，就好像FIFO外边包了一层。

        

握手协议的几种连接情况

        握手流水线的Verilog设计（其中一级）

前面说过握手协议的接口可以在同步FIFO的基础上加以修改，修改电路如图：

assign  valid_o = ~fifo_empty;

assign  ready_o = ~fifo_full;

assign  wr_en = ready_o & valid_i;

assign  rd_en = ready_i & valid_o；

verilog实现代码：

	module Handshake_Protocol(
		input 			clk,
		input 			rst_n,
		
		input 			valid_i, //from pre-stage
		input       	data_i,  //from pre-stage
		input 			ready_i, //from post-stage
	
		output 	reg		ready_o,  //to pre-stage
		output 	reg		valid_o,  //to post-stage
		output  reg 	data_o    //to post-stage
	);
	
	reg	data_o_r;
	
	always@(posedge clk ,negedge rst_n) begin
		if(!rst_n) begin
			valid_o <= 1'b0;
			data_o_r  <= 1'b0;
		end
		else if(valid_i && ready_o)	begin
			valid_o <= 1'b1;
			data_o_r  <= data_i;
		end
		else 
			valid_o <= 1'b0;
	end
	
	always@(posedge clk ,negedge rst_n) begin
		if(!rst_n) begin
			ready_o  <= 1'b0;
			data_o  <= 1'b0;
		end
		else if(ready_i && valid_o) begin
			ready_o  <= 1'b1;
			data_o  <= data_o_r;	
		end
		else
			ready_o  <= 1'b0;
	end
	
	endmodule

当valid_o为拉高时，表示这一级数据已经准备好，下一级数据可以将其读走；

当ready_o为拉高时，表示这一级数据已经被读走，上一级数据可以写入新的数据；

此外，如果要实现高速的流水线作业，即这一级数据被读走时，上一级数据同时进来，这样每一级寄存器都会无缝的连接上（流水）；