数字电路可分为2大类:
组合电路和时序电路
组合电路的输出只取决于它的输入
并能够在一瞬间完成,与之前状态无关
时序电路则是在时钟控制下有条理的运行
受时钟信号和输入的控制,与之前状态有关
之前的点灯程序就是时序电路
现在我们先从组合电路开始学习
写一个简单的3-8译码器
我们已经了解数字电路的基本组成是逻辑门:
与门,或门,非门
由这3种逻辑门即可组成各种复杂的逻辑电路
组合逻辑电路一般都有个唯一确定的真值表
我们要设计的3-8译码器的真值表如下
输入 | 输出 |
---|---|
000 | 00000001 |
001 | 00000010 |
010 | 00000100 |
011 | 00001000 |
100 | 00010000 |
101 | 00100000 |
110 | 01000010 |
111 | 10000010 |
行为级verilog代码如下:
module start(
input[2:0] in,
output[7:0] out
);
assign out = 8'b1 << in;
endmodule
仿真波形如下: