FPGA/IC 秋招笔试/面试题总结包含两篇文章:
《FPGA/IC 秋招笔试/面试题总结》和《FPGA/IC 秋招笔试/面试题总结(续)》
以下为参考目录,每篇100页+,持续更新。
FPGA/IC 秋招笔试/面试题总结-目录介绍
FPGA/IC 秋招笔试/面试题总结(续)-目录介绍
文章目录
-
- FPGA/IC 秋招笔试/面试题总结-目录介绍
-
- 一、FPGA内部资源
- 二、同步时钟、同步/异步电路
- 三、同步复位/异步复位
- 四、同步FIFO/异步FIFO
- 五、FIFO最小深度计算
- 六、逻辑电平
- 七、建立时间与保持时间
- 八、recovery time和removal time
- 九、亚稳态
- 十、竞争与冒险
- 十一、 奇数分频
- 十二、 时钟抖动(Clock Jitter)和时钟偏斜(Clock Skew)
- 十三、Verilog的结构化、数据流、行为级描述方式
- 十四、函数(function)和任务(task)
- 十五、波特率
- 十六、锁存器/触发器
- 十七、组合逻辑/时序逻辑
- 十八、阻塞/非阻塞赋值
- 十九、跨时钟域处理
- 二十、位宽计算(N bit数和M bit数相加、相乘后需要多少bit?)
- 二十一 、IIC
- 二十二、SPI
- 二十三、 AXI
- 二十四、RAM/SRAM/DRAM/SDRAM/DDR
- 二十五、ROM/PROM/EPROM/E2PROM/FLASH
- 二十六、硬核/软核/固核
- 二十七、浮点数与定点数
-
- FPGA/IC 秋招笔试/面试题总结(续)-目录介绍
-
- 二十八、状态机
- 二十九、序列检测器另一种实现方法(移位寄存器)
- 三十、FPGA和CPLD的区别
- 三十一、关键路径
- 三十二、单脉冲跨时钟域传输(快到慢)(慢到快)Verilog代码实现
- 三十三、多bit数据跨时钟域(握手机制)
- 三十四、Verilog实现glitch free(无毛刺)时钟切换电路
- 三十五 、Verilog实现8bit环形计数器
- 三十六、Verilog初始化一个ROM(用于仿真)
- 三十七、数值(有无符号)运算、比较
- 三十八、CRC(循环冗余校验)
- 三十九、按键消抖
- 四十、OC门和OD门
- 四十一、数字IC设计流程、数字IC后端设计流程
- 四十二、芯片功耗问题
- 四十三、计算时钟频偏
- 四十四、伪随机序列产生电路
-