常用电路设计之CRC校验码产生器的设计

最新推荐文章于 2024-03-04 07:00:00 发布

芯益求新

最新推荐文章于 2024-03-04 07:00:00 发布

阅读量6.8k

点赞数 3

分类专栏： Verilog 文章标签：冗余校验 Verilog FPGA

本文链接：https://blog.csdn.net/qq_40230112/article/details/103223053

版权

本文介绍了CRC校验码的产生原理，通过CRC16编码为例，详细阐述了如何使用二进制多项式表示及线性移位寄存器实现除法操作。并展示了CRC16的Verilog代码实现，通过Modelsim仿真验证了其正确性。

摘要由CSDN通过智能技术生成

一、CRC校验码的产生原理

循环冗余编码（CRC）是二进制通信系统中一种常用的差错检测方法，它是通过在原始数据后面添加冗余校验码来实现检测差错的目的。CRC编码的基本原理就是：CRC可由原始数据流的二进制去除以一称作为生成多项式的常数，将得到的商抛弃，余数加到原始数据流二进制数的后面得到，在接收端，用接收的数据再去除以该生成多项式，如果余数为0则校验通过，否则校验不通过。

这里我们采用CRC16编码作为典型例子进行讲解，首先我们先讲解一下二进制数的多项式表示，二进制数可以表示成多项式的系数，如10 0100 0101用多项式就可以表示成： $x^{9}+x^{6}+x^{2}+1$ 。另外，在CRC校验码的生成过程中需要用到除法操作，那么对于非常大的数字时，用数字逻辑来实现除法操作既消耗资源且操作麻烦，所以我们就需要将除数二进制数按照前面所讲解的规则转换为多项式，然后利用该多项式借助线性移位寄存器来实现复杂的除法操作。