Cadence 加速十亿门 SoC 验证

Cadence Design Systems 已推出其下一代仿真和原型设计系统，据称该系统可提供最快和最高性能的硅前硬件调试和软件验证，用于验证十亿门片上系统 (SoC) 设计。

新的 Palladium Z2 企业仿真和 Protium X2 企业原型系统具有统一的编译器接口以及通用的调试接口和测试平台内容，为客户提供比前代产品 2 倍的容量和 1.5 倍的性能改进，允许在更大的芯片上运行更多的验证周期在更短的时间内。Cadence 表示，这两个系统还提供突破性的模块化编译技术，能够在 Palladium Z2 系统上在 10 小时内编译 100 亿个门，在 Protium X2 系统上在 24 小时内编译。

Palladium Z2 / Protium X2 组合是包括智能验证应用程序在内的更广泛的 Cadence 验证套件的一部分，其关键是统一的编译器接口，这意味着为 Palladium 编译的设计将在 Protium 上编译和运行。凭借无缝集成的流程、统一的调试、通用的虚拟和物理接口以及跨系统的测试平台内容，这两个系统提供了从仿真到原型设计的快速设计迁移和测试。可扩展的容量意味着它们旨在解决那些为最先进的应用程序设计的人所面临的挑战，包括移动、消费和超大规模计算设计。

Cadence Dynamic Duo 作为验证套件的一部分

Cadence 的 Paul Cunningham 表示：“高级 SoC 设计的硅前验证需要一个具有数十亿门容量的解决方案，该解决方案能够提供最高性能和快速可预测的调试。” 系统和验证组的高级副总裁兼总经理补充说：“我们新的动态二人组通过两个紧密集成的系统满足这些要求，Palladium Z2 仿真针对快速可预测的硬件调试进行了优化ÿ