Verilog -赋值语句 -条件语句

最新推荐文章于 2024-06-01 15:20:08 发布
最新推荐文章于 2024-06-01 15:20:08 发布
阅读量3.7k 收藏 5
点赞数 2
分类专栏： FPGA 文章标签： Verilog FPGA 赋值语句 条件语句
有梦的远方随处可栖，未去的山河依旧等你！关注微信公众号一手创客分享更多。
本文链接：https://blog.csdn.net/qq_40442656/article/details/95515510
版权

1赋值

  1. 阻塞赋值： =
  2. 非阻塞赋值： <=
  3. 组合逻辑：输出随着输入时刻改变
  4. 时序逻辑：输入与上一个时刻状态以及输入有关

阻塞赋值和非阻塞赋值什么时候使用？

  1. 在描述组合逻辑的 always 块中用阻塞赋值 = 。综合成组合逻辑的电路结构，这种电路结构只与输入电平的变化有关。
  2. 在描述时序逻辑的 always 块中用非阻塞赋值 <=
    综合成时序逻辑的电路结构；这种电路结构往往与触发沿有关系，只有在触发沿时才能发生赋值的变化；

注意

在同一个always块中不要既用非阻塞赋值又用阻塞赋值
不允许在多个always块中对同一个变量进行赋值！

## 因为verilog是并行执行的，不是顺序执行的

2条件

1、 if-else条件语句简写 如
if(a)等同于 if（a == 1）
if(!a)等同于 if(a !=1 )
其他常用方法和C语言类似
2、 case表达式
在这里插入图片描述

有梦的远方随处可栖
关注
  • 2
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
@5 verilog操作数与运算符，连续赋值语句assign
sdl0358的博客
07-05 1919
常数，参数，线网，变量，位选，部分选择，存储器和数组元素，函数调用算术运算符，关系，相等，逻辑，按位，缩减，移位，条件，拼接和复制注 === 全等 0 1 x z 都会比较 拼接与复制运算符 拼接{}，复制{{}} 拼接运算符为将小表达式中的位拼接起来形成一个由多个位组成的大表达式； 复制运算符则通过指定重复的次数来执行 verilog连续赋值语句 数据流建模 根据数据在寄存器之间的流动和处理过程对电路进行描述 数据流描述使用连续赋值语句assign： 为线网型变量提供驱动的一种方法，使用表达式描
Verilog过程赋值语句详细介绍
05-06
在Verilog中，过程性赋值通常指的是在always、initial等块内部使用的赋值操作。与连续赋值（如assign语句）不同，过程性赋值通常与某些事件（如时钟边沿、条件变化等）相关联，并且只在特定的时间点上执行。本文对过程性赋值语句做了详细的介绍和描述，适合初学者，也适合大家查看相关知识点。
Verilog赋值语句
Shining0596_Limcy
07-30 2850
在Verilog HDL语言中，信号有两种赋值方式
Verilog HDL基础知识（二）
最新发布
FPGA_Designer
06-01 765
引言：本文继续介绍Verilog HDL基础知识，重点介绍赋值语句、阻塞与非阻塞、循环语句、同步与异步、函数与任务语法知识。
关于Verilog中的几种赋值语句
热门推荐
wzshtuhao的博客
12-31 2万+
几种不同的赋值语句之间的差异与使用规范
Verilog基础语法--赋值语句
weixin_44834094的博客
07-26 1044
回顾Verilog基础知识
Verilog语法--条件语句
a15022335636的博客
04-23 2159
条件语句可以分为if_else语句和case语句两张部分。 A)if_else语句 三种表达形式 1）if（表达式） 2）if（表达式） 3）if（表达式1） 语句1； 语句1； 语句1； ...
06 verilog基础语法-赋值语句和块语句
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
04-06 2324
一、学习内容 二、赋值语句 （1）两类 （2）非阻塞赋值和阻塞赋值的区别 三、块语句 （1）顺序块 （2）并行块 四、思考和小结 （1）思考 （2）小结
Verilog之结构语句、赋值语句和条件语句
yijiancmy的博客
02-04 2377
结构语句 initial和always initial语句它在模块中只执行一次。常用于测试文件的编写，用来产生仿真测试信号（激励信号），或者用于对存储器变量赋值。 always语句一直在不断地重复活动。但是只有和一定的时间控制结合在一起才有作用。 //给输入信号初始值 initial begin sys_clk <= 1'b0; sys_rst_n <= 1'b0; tou...
Verilog-generate语句的用法
05-20
2. **Generate-If 语句**：基于条件生成代码块。 3. **Generate-Case 语句**：根据不同的选择生成不同的代码块。 #### 五、Generate-For 语句详解 `generate-for`语句是最常用的`generate`语句类型之一，用于基于...
verilog-hdl答案
06-22
行为描述方式使用过程化结构建模，数据流方式使用连续赋值语句方式建模，结构化方式使用门和模块实例语句描述建模。 3. Verilog HDL 的时序描述 Verilog HDL 可以清晰地建立时序模型，因此可以使用 Verilog HDL ...
EDA/PLD中的Verilog HDL行为建模--- 过程赋值语句
12-09
在Verilog HDL中，行为建模主要通过两种过程赋值语句实现：`initial`和`always`。这两种语句在建模过程中扮演着重要的角色。 1. **initial** 语句： `initial`语句只执行一次，通常在设计的模拟开始时（时间0时刻...
EDA/PLD中的Verilog HDL 数据流建模--*-阻塞赋值语句
12-09
本文将聚焦于Verilog HDL中的数据流建模，特别是阻塞赋值语句。 数据流建模是Verilog HDL中的一种基本概念，它着重于描述信号如何随着时间的推移而变化，即关注信号的"流动"。在数据流模型中，我们关注的是输入如何...
Verilog 赋值问题
grin2的博客
03-30 5562
本文原创，转载请联系原作者并注明出处 Verilog中的赋值包括连续赋值和过程赋值两种方式。 一、连续赋值 连续赋值是**数据流级建模，使用assign进行赋值，并且使用assign a = b；的描述方式。 连续赋值是要求assign左值必须是标量或者线网类型wire，不能是reg，对右操作数无要求。 assign语句的执行时并行执行，assign语句出现的先后并不会影响赋值顺序。 assign是持续驱动，总是处于激活状态，有变化立刻进行更新。 assign 可以进行赋值延迟，控制对线网赋予新值的时.
verilog中对同一个变量有判断条件的赋值
weixin_30394251的博客
02-21 1733
且看一段代码： always @(posedge clk) begin if(count<=5*T10MS) count<=count+1'b1; else begin count<=0; sel<={sel[4:0],sel[5]}; flag<=flag+1'b1; if(flag>=4'b1010) ...
[Verilog][初学]语法基础（5）结构语句、赋值语句、条件语句
Johnlllee的博客
03-04 520
做一些关于Verilog的简要笔记，方便日后快速复习，如有错漏希望您能够不吝赐教 1. 结构语句 initial语句在模块中只执行一次，常用于产生测试信号，或者赋初值 initial begin sys_clk <= 1'b0; sys_rst_n <= 1'b0; #20 sys_rst_n <= 1'b1; //延时20ns后执行 #20 sys_rst_n &...
Verilog2——赋值语句、条件分支与循环语句、块语句与生成语句
qq_41127727的博客
09-25 1228
本文结合练习题目理解总结——赋值语句中阻塞赋值与非阻塞赋值的区别，条件分支与循环语句的使用，块语句和生成语句的语法
CPLD/FPGA/Verilog_Verilog指令_assign用法
weixin_34132768的博客
04-01 2897
转自：http://blog.csdn.net/yangtalent1206/article/details/6422701 一、引入语法的概念 　1、只有寄存器类型的信号才可以在always和initial 语句中进行赋值，类型定义通过reg语句实现。 　　2、always 语句是一直重复执行，由敏感表（always 语句括号内的变量）中的变量触发。 　　3、always 语...
7.Verilog中的assign语句
weixin_52002922的博客
07-18 1584
在Verilog中，针对wire类型变量进行逻辑操作，必须通过assign语句,主要用来将一个信号与一个表达式相连接。
Verilog条件赋值语句
05-11
在 Verilog 中，条件赋值语句的语法为： ```verilog variable = (condition) ? true_value : false_value; ``` 其中，`variable` 是要赋值的变量，`condition` 是一个表达式，如果它的值为真，那么 `true_value` ...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

有梦的远方随处可栖

你的鼓你励将是对我最大的支持

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值