verilog 7段数码管译码器

已于 2022-01-20 19:30:39 修改
阅读量5.8k 收藏 64
点赞数 6
分类专栏： verilog 文章标签： verilog
于 2022-01-20 19:30:09 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_40456702/article/details/122603058
版权

在这里插入图片描述

sed_dec.v：


// 2022-1-20 verilog学习
// 七段码译码器  a-g7根管

`timescale 1ns/10ps;

module sed_dec(
								num,
								a_g
								);

input[3:0]				num;
output[6:0]				a_g;  // a_g -->{a,b,c,d,e,f,g}

reg[6:0]				a_g;  // always赋值需要定义为reg变量

always@(num)begin  // 敏感变量,需要变的量是输入num
	case(num)
	  
	// 4'd0:4位宽的十进制('d),数值为0：0000,4'd8:4位宽的十进制('d),数值为8：1000
	// 'b 二进制,'h十六进制,'d十进制。eg 10'd15,则表示十进制15, 0000001111。 
	4'd0:	begin a_g <= 7'b111_1110; end  // a-g7根管a-f亮,g不亮(0)
	4'd1:	begin a_g <= 7'b011_0000; end
	4'd2:	begin a_g <= 7'b110_1101; end
	4'd3:	begin a_g <= 7'b111_1001; end
	4'd4:	begin a_g <= 7'b011_0011; end
	4'd5:	begin a_g <= 7'b101_1011; end
	4'd6:	begin a_g <= 7'b101_1111; end
	4'd7:	begin a_g <= 7'b111_0000; end
	4'd8:	begin a_g <= 7'b111_1111; end
	4'd9:	begin a_g <= 7'b111_1011; end
	default:begin a_g <= 7'b000_0001;  end // 输入超过9，输出“中杠”
	
	endcase
end

endmodule


//  testbench 测试台
module sed_dec_tb;

reg[3:0]			num_in;
wire[6:0]			a_g_out;
sed_dec sed_dec(
							.num(num_in),
							.a_g(a_g_out)
							);

initial begin 
				num_in <= 0; // 初始化输入
				#3000 $stop; // 4位输入_ _ _ _,16种变化,10ns一个变化，200ns即可
end

always  #10 num_in <= num_in+1;  // 10ns变化一次

endmodule

modelsim 仿真：

在这里插入图片描述

在这里插入图片描述

踩坑记录
关注
  • 6
    点赞
  • 踩
  • 64
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
7段数码管显示Verilog程序
01-25
此压缩文件为计数器和7段数码管显示功能，使用Verilog语言描述的模块
【FPGA】Verilog：组合逻辑电路应用 | 数码管 | 8421BCD编码 | 转换七段数码管段码
m0_66307842的博客
02-07 9997
【FPGA】Verilog：组合逻辑电路应用 | 数码管 | 8421BCD编码 | 转换七段数码管段码
北邮数电实验作业参考 #利用74LS138实现全加器
最新发布
aakkmmnn11的博客
02-29 1939
码，输出驱动七段数码管。要求：将七段显示译码器封装为模块，然后在顶层模块调用该译码器驱动七段数码管，并在开发板上验证通过，直接贴代码也可。各位好我是Toporanger 本人只会写代码 不会教人 毕竟自己的代码也是改来改去最终成功的 如果有不够精简的地方还请见谅。我会先贴下代码 然后贴上管脚的绑定图 无论是拿来救急还是作为参考都希望帮助到你们。，并用该译码器实现全加器。要求：调试通过，直接贴代码也可。设计一个七段显示译码器，该译码器输入为。
【Verilog七段译码器】
wszja的博客
03-31 2603
本人只是初学，代码经过实验验证，仅供参考我自己查找模仿编写运行的代码，如有侵权，联系删除。简单的译码器，书上的例题，只是我多设置了一个输出B。
如何用Verilog HDL设计显示译码器
susugreen_的博客
05-05 6473
Verilog HDL 设计显示译码器 逻辑原理： 7 段数码是纯组合电路，通常的小规模专用 IC，如 74 或 4000 系列的器件只能作十进制 BCD 码译码，然而数字系统中的数据处理和运算都是 2 进制的，所以输出表达都是 16 进制的，为了满足 16 进制数的译码显示。 7 段译码器的输出信号 LED7S 的 7 位分别接如下图所示数码管的 7 个段，高位在左，低位在右。例如当 LED7S...
【Verilog】基于Nexys4DDR开发板实现数字钟
最忆是江南的博客
08-08 3811
功能： 基于Nexys4DDR开发板实现的数字钟，六位数码管显示时分秒，可切换24时制/12时制，有整点报时功能。   Verilog代码： `timescale 1ns / 1ps //数字钟，输入100M时钟信号，控制数字显示器通过高频扫描来显示当前时间 module digital_clock(clk_100M, select, y, h, min, sh, led1, led2); input clk_100M; input h, min, sh; output led1, led
Verilog——7段数码管译码器
weixin_41788560的博客
06-21 1万+
组合逻辑代码设计
北邮22级信通院数电：Verilog-FPGA（7）第七周实验（2）：BCD七段显示译码器（关注我的uu们加群咯~）
北邮22级信通一枚
10-27 2677
北邮22级信通院数电：Verilog-FPGA（7）第七周实验（2）：BCD七段显示译码器（关注我的uu们加群咯~）
Verilog 练习 7段数码管译码器
weixin_63090979的博客
11-02 1万+
代码如下（testbench代码是我自己写的，仅供参考） //2021-11-2 //7段码译码器； `timescale 1ns/10ps module seg_dec(num,a_g); input[3:0] num; output[6:0] a_g; //a_g[6:0]-->{a,b,c,d,e,f,g}; reg[6:0] a_g; always@(num) begin case(num) 4'd0: a_g<=7'b111_1110; 4'd1: a_g<=...
Verilog HDL BCD七段译码器
11-16
Verilog HDL 组合逻辑电路的设计——BCD七段译码器
verilog编码器及七段译码器设计及仿真
qq_44404616的博客
05-30 1万+
题目要求：设计一个10输入编码器和一个七段译码器，要求使输入值在译码器显示所需仪器：步骤代码实验图 所需仪器： 软件：modelsim、quartus。 硬件：实验箱。 步骤 在modelsim中新建工程并添加Verilog文件后编写代码； 编译并仿真得到波形图； 在quarters中新建工程并将Verilog源文件添加进去，编译并运行； 设置管脚并连接试验箱进行测试。 代码 ** 10输入编...
Verilog编写的七段数码管显示的源码
12-25
用Verilog实现FPGA七段数码管的显示。
十六进制7段数码显示译码器设计实验报告.docx
06-12
十六进制7段数码显示译码器设计实验报告.docx十六进制7段数码显示译码器设计实验报告.docx十六进制7段数码显示译码器设计实验报告.docx十六进制7段数码显示译码器设计实验报告.docx十六进制7段数码显示译码器设计...
十六进制7段数码显示译码器设计实验报告.pdf
06-14
十六进制7段数码显示译码器设计实验报告.pdf十六进制7段数码显示译码器设计实验报告.pdf十六进制7段数码显示译码器设计实验报告.pdf十六进制7段数码显示译码器设计实验报告.pdf十六进制7段数码显示译码器设计实验...
8段数码管静态显示Verilog设计逻辑Quartus工程源码文件.zip
03-24
8段数码管静态显示Verilog设计逻辑Quartus工程源码文件，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module seg_led_static_top ( input sys_clk , // 系统时钟 input sys_rst_n, // 系统复位...
verilog实现通过拨码开关控制数码管显示，模仿3-8译码器
05-26
用verilog模拟3-8译码器实现拨码开关控制控制数码管显示
nexys4ddr数码管动态扫描Verilog例程
weixin_30662539的博客
05-13 898
题目：实现数码管动态扫描功能，将十六个开关的值以十六进制的方式在4个数码管上同时显示出来。 `timescale 1ns / 1ps module top( clk, sw, seg, an ); //FPGA时钟 input [15:0] sw; // 16位拨动开关，其中SW[0]可用于作为复位信号rst i...
显示译码器——Verilog HDL语言
MMagicLoren的博客
06-01 8663
显示译码器任务描述相关知识逻辑原理共阴数码管及其电路编程要求源代码 任务描述 根据所学的组合逻辑及数字电路的知识完成一个16进制7段数码显示译码器的设计，验证满足一个16进制7段数码显示译码器的规则，根据逻辑真值表和逻辑表达式完成表决功能。熟悉Quartus II的Verilog HDL文本设计流程，掌握组合逻辑电路的设计仿真和硬件测试的方法。最后完善一个16进制7段数码显示译码器电路的功能描述风格Verilog HDL 代码。 相关知识 逻辑原理 7 段数码是纯组合电路，通常的小规模专用 IC，如 74
verilog——74HC4511七段显示译码器
热门推荐
qq_45275571的博客
06-03 1万+
Verilog——74HC4511七段译码器 74HC4511的仿真 设计思路 采用行为级建模，根据74HC4511的功能表编程即可。 代码实现 设计模块 //filename:74HC4511.v module _74HC4511( input LE,BL,LT, input [3:0] D, output reg [6:0] L); //输入输出 wire [2:0] E; assign E={LE,BL,LT}; //中间变量用于后续的控制端优先级判断 always@(*) begin
verilog七段数码管显示
08-25
在Verilog中，七段数码管显示是通过将适当的电压应用到七个发光二极管单元上，以显示特定的数字或字符。每个发光二极管单元代表数码管的一个段，可以通过控制每个段的电压状态来实现显示不同的字符。通常，使用七段数码管来显示数字0-9以及一些字母和特殊字符。通过在Verilog中实现正确的逻辑电路和信号生成，可以控制七段数码管显示特定的数字或字符。这通常涉及将输入信号转换为对应的电压状态，并通过逻辑电路控制每个段的电压状态来实现显示所需的数字或字符。 <span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *2* *3* [【FPGA】Verilog：实现十六进制七段数码管显示 | 7-Segment Display](https://blog.csdn.net/weixin_50502862/article/details/128979676)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 100%"] [ .reference_list ]

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值