Verilog——7段数码管译码器

最新推荐文章于 2024-07-11 08:44:23 发布
最新推荐文章于 2024-07-11 08:44:23 发布
阅读量1.8w 收藏 123
点赞数 5
分类专栏： Verilog
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_41788560/article/details/118085450
版权

组合逻辑代码设计

7段数码管译码器

Verilog代码：

module seg_dec(num,a_g);
input[3:0]           num;
output[6:0]          a_g;//a_g[6:0]->(a,b,c,d,e,f,g)
reg[6:0]             a_g;
always@(num)begin
    case(num)        //用case语句实现组合逻辑
    4'd0:begin a_g<=7'b111_1110;end
    4'd1:begin a_g<=7'b011_0000;end
    4'd2:begin a_g<=7'b110_1101;end
    4'd3:begin a_g<=7'b111_1100;end
    4'd4:begin a_g<=7'b011_0011;end
    4'd5:begin a_g<=7'b101_1011;end
    4'd6:begin a_g<=7'b101_1111;end
    4'd7:begin a_g<=7'b111_0000;end
    4'd8:begin a_g<=7'b111_1111;end
    4'd9:begin a_g<=7'b111_1011;end
    default:begin a_g<=7'b000_0001;end//num超出（0-9）时，用default统一处理，显示为中杠；

    endcase

end
endmodule

桐桐花
关注
专栏目录
verilog_边学边练习（3）补码转换_七段数码管译码（组合逻辑电路）
安静到无声
06-20 741
1.2 仿真实现 2.2 仿真实现
EDA七段数码显示译码器
11-29
EDA 实验 七段数码显示译码器代码 verilog
2-3 Verilog 7 段译码器（动态显示）
热门推荐
hyhop150的专栏
04-22 1万+
Verilog 学习过程 7段译码管动态态显示
Verilog练习2--编码器与译码器
最新发布
weixin_61081689的博客
07-11 345
无优先级编码器有一个缺点，即在某一个时刻只允许有一个有效的输入，而同时若又有两个或两个以上的输入信号要求编码，输出端一定会发生混乱，出现错误。为了解决这个问题，引入了优先编码器。优先编码器的功能是允许同时在几个输入端有输入信号，编码器按照输入信号预先排定的优先顺序，只对同时输入的几个信号中有优先权高位的一个信号编码。
Verilog 练习 7段数码管译码器
weixin_63090979的博客
11-02 1万+
代码如下（testbench代码是我自己写的，仅供参考） //2021-11-2 //7段码译码器； `timescale 1ns/10ps module seg_dec(num,a_g); input[3:0] num; output[6:0] a_g; //a_g[6:0]-->{a,b,c,d,e,f,g}; reg[6:0] a_g; always@(num) begin case(num) 4'd0: a_g<=7'b111_1110; 4'd1: a_g<=...
【Verilog基础】14.编码器和译码器
托马斯的博客
09-03 2812
编码器和译码器
verilog 7段数码管译码器
踩坑记录
01-20 6220
sed_dec.v： // 2022-1-20 verilog学习 // 七段码译码器 a-g7根管 `timescale 1ns/10ps; module sed_dec( num, a_g ); input[3:0] num; output[6:0] a_g; // a_g -->{a,b,c,d,e,f,g} reg[6:0] a_g; // always赋值需要定义为reg变量 always@(num)b..
7段数码管显示Verilog程序
01-25
此压缩文件为计数器和7段数码管显示功能，使用Verilog语言描述的模块
verilog七段数码管
03-26
verilog 写的七段数码管的显示 老师布置的作业，写了好几天！刚开始学verilog
Verilog编写的七段数码管显示的源码
12-25
用Verilog实现FPGA七段数码管的显示。
七段数码管Verilog文件
03-20
七段数码管Verilog文件，可以直接使用
Verilog HDL BCD七段译码器
11-16
Verilog HDL 组合逻辑电路的设计——BCD七段译码器
verilog------七段码的显示
08-08
FPGA入门 assign x='h13426034; assign an=~btn; assign s[2]=btn[4]|btn[5]|btn[6]|btn[7]; assign s[1]=btn[2]|btn[3]|btn[6]|btn[7]; assign s[0]=btn[1]|btn[3]|btn[5]|btn[7]; assign dp=1;
数字逻辑 Verilog HDL 七段数码管
11-16
数字逻辑课程的上机作业 用Verilog HDL 语言编写七段数码管的显示程序
七段数码管译码器设计与实现
06-05
七段数码管的设计与实现，dout<="1111110" when "0000", "0110000" when "0001", "1101101" when "0010", "1111001" when "0011", "0110011" when "0100", "1011011" when "0101", "1011111" when "0110", "1110000" when "0111", "1111111" when "1000", "1111011" when "1001", "0000000" when others; end a1;
verilog 3:8译码器
11-23
嵌入式系统 关于3:8译码器用Verilog语言实现功能 利用quartus软件
数字逻辑——七段数码管
m0_51320209的博客
08-08 1万+
数字逻辑与部件设计基础实验——七段数码管实验报告
Verilog语言乒乓球机7段译码器（二）
findone2的博客
07-16 1262
设计步骤和调试过程 1 、模块设计和相应模块代码 （ 1 ） 发球选择模块 的设计 游戏开始时，必须先决定发球权在哪一方。同时，在游戏进行的过程中，必须能够正确交换甲乙双方发球权。相应的代码如下： module Permissions(clk,res,in1,in2,out1,out2,en_jia,en_yi); input clk,res,in1,in2; output out1,out2,en_jia,en_yi; reg out1,out2,en_jia,en_yi; wire w1,w2,a,b;
2-2 Verilog 7 段译码器（静态显示）
hyhop150的专栏
04-22 8805
Verilog 学习过程 7段译码管静态显示
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值