本人总结了一周的verilog编程中常遇到的一些问题,供自己避免下次再犯。 {}表示信号的拼接,其中不能再有条件语句,同时其中也不可包含parameter,可以包含define过的文本9’b0这类声明方式不可采用()的算式得到结果,必须是个确定的数字