jesd204b高速ad/da ad9172 AD9689调试记录

已于 2024-06-14 12:38:36 修改
阅读量7.6k 收藏 114
点赞数 8
分类专栏： 笔记 文章标签： fpga fpga开发
于 2021-01-18 09:43:45 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/baidu_39529900/article/details/112762145
版权

jesd204b高速ad/da调试，在做项目中使用到AD9172和AD9689系列芯片，如何使用fpga来调试，调试过程中遇到的问题记录。

在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
采用zynq7100平台，PL配置9171寄存器，配置的时候SPI总线速率应保证不大于手册要求速率，时序严格控制。配置寄存器思路，ram中存储寄存器地址和数据，配置流程开始后从ram中读取9171的地址和数据，然后把地址和数据按SPI时序写入9171中。AXI4-Lite接口配置JESD204B的发送参数，AXI4-Lite控制时序查找手册。部分寄存器配置代码如下：
在这里插入图片描述寄存器地址以及寄存器值
在这里插入图片描述状态机寄存器的配置
在这里插入图片描述AXI4-Lite时序控制
在这里插入图片描述
9171 sync状态
在这里插入图片描述
9172发200MH QPSK信号
在这里插入图片描述
在这里插入图片描述9695的配置和9171类似
在这里插入图片描述
ad9695接受数据频谱

爱调bug的程序员
关注
  • 8
    点赞
  • 踩
  • 114
    收藏
    觉得还不错? 一键收藏
  • 12
    评论
专栏目录
AD9689_ADS7v2.zip
04-07
ADI官方的AD9689的代码例程，采用verilog编写的代码，用于学习JESD204B有很大的帮助。
HMC7044、AD9689与KCU105调试总结
qq_20785973的博客
03-13 6712
由于测试仪器一直被占用，只能晚上调试，最后总算花了一两周的时间完成了HMC7044、AD9689与KCU105的调试，现在写下总结： 之前也调试过一些关于jesd204B的板子，所以协议方面是比较熟悉的，代码书写很快就完成了，但是在调试过程中遇到一些问题： 1、HMC7044原理图的压控振荡器显示是可变范围的，经过实际测量是122.88M，结果不论怎么更改参考输入，VCXO是没有变化的。加上官方提供的配置经过加载显示输出983.04M，实际测量是832Mhz，也就是实际PLL1环路是没有工作起来的，不过
FPGA接口开发之：JESD204B与AD9689通信
最新发布
qq_45656246的博客
06-27 1594
写在最前，第一次近距离接触jesd204b接口，所以想做个详细的记录，互相学习！
JESD204B应用指南 ADI官方文档《JESD204B-Survival-Guide》中文版 JSED204B详细使用说明
07-08
JESD204B应用指南 ADI官方文档《JESD204B-Survival-Guide》中文版 JSED204B详细使用说明，用于指导JESD204B使用、调试和问题排查。
AD9689+HMC7044调试记录（一）
CDLNLG的博客
05-27 1224
调试需要PLL1和PLL2锁定，产生122.88*21=2580.48MHz时钟，然后1/8/16/512分频输出2580.48MHz、322.56MHz、161.28MHz和5.04MHz。使用ADI的ADIsimCLK设计与评估软件可以对比下采用122.88MHz参考，产生2580.48MHz时钟和3200MHz时钟质量的差异。CLKINx和OSCIN引脚输入晶振频率可以根据实际情况修改设计，例如，你想产生3GHZ时钟，就建议你使用100MHz参考。PLL1可以不用，只用PLL2。
AD9689 input clock not detect
shuwei1990的博客
04-17 827
AD9689 input clock not detect
2 路 2GSPS/2.6GSPS/3GSPS 14bit AD 采集卡/ FMC 子卡 （AD9208/ AD9689）
F_white的博客
09-07 2495
FMC152 是一款基于 VITA57.1 标准的，实现 2 路 14-bit、2GSPS/2.6GSPS/3GSPS AD 采集 FMC 子卡模块。该模块可直接与FPGA 载卡配合使用，板卡 ADC 器件采用 ADI 的AD9208 芯片，与 ADI 的 AD9689 可以实现 PIN 脚兼容。该模块全功率模拟输入带宽（-3dB）可达 9GHz，可支持本地时钟、外参考时钟、外采样时钟三种模式，可通过 SPI 总线实现时钟配置。模块支持外同步，可实现多个板卡的同步互联。
AD9173/AD9689 FMC采集板卡调试记录
jingjiankai5228的博客
02-13 7013
花了近两天时间将AD9173 FMC板卡驱动了一下，简单记录下遇到的问题 首先AD9173为ADI推出的最大支持12.6G采样率的DAC器件，由于寄存机繁多，所以比较适合C语言进行配置，官方也提供了一个AD9172的配置流程，AD9173基本类似，驱动的第一步是先要完成器件的寄存器访问，这个可以根据实际平台进行选择，我这里用的是zynq器件，但是为了移植方便，我一般不用自带的SPI接口，个人习惯SPI时序由逻辑PL端完成，这样有个好处是方便移植，即使跑操作系统也可以省去设备树添加的工作。 寄存器配置完成，.
AD9208/AD9689/AD6688采集和AD9172/AD9174/AD9176回放FMC
universaldata的博客
07-27 1178
ADC支持：AD9689-2000、AD9689-2600、AD6688、AD9208 DAC支持：AD9171、AD9172、 AD9173、AD9174、AD9175、AD9176
【FMC131】AD9172/9176之4通道12.6GSPS 16 位DA 播放子卡（2 片AD9176 / AD9172、3GHz 瞬时带宽）原理图及调试经验分享
beijingqingyikeji的博客
05-14 751
该板卡支持板上可编程采样时钟和外部参考时钟，多片板卡还可以通过触发（输入/输出）信号进行输出同步，该板卡4 路模拟信号输出通过50Ω特征阻抗的SSMC 射频连接器接出，采用交流变压器耦合。 FMC 连接器型号：ASP-184330-01，HPC 接口； 支持8 线、15.4GbpsJESD204B 接口；  可根据客户需求提供定制化算法与系统集成：。 板卡供电：3Amax@+12V（±5%）。 散热方式：自然风冷散热或金属导冷散热。 板卡尺寸：84.1x69mm。
AD9250 204b Verilog源码_jesd204b_204b_AD9250verilog_
10-03
在这个案例中，AD9250支持JESD204B的Subclass 0和Subclass 1，它们定义了不同的数据速率、时钟同步和功耗特性。 Subclass 0通常适用于较低的数据速率和对功耗敏感的应用，而Subclass 1则提供更高的数据速率，但可能...
JESD204B链路调试方案
01-03
JESD204B链路调试方案是指在高速AD/DA转换器中使用JESD204B标准来实现高速数据传输的调试方法。该方案主要涉及到高速数据传输、时钟恢复、数据编解码等技术。 JESD204B链路调试方案的组成部分 1. JESD Tx: JESD...
Avgt_jesd204b_ad9250_ed.zip_AD9250_JESD204B代码_avgt_fung3r_jesd20
07-14
基于avgt开发板的jesd204b源代码，需要安装Quartus软件
使用JESD204B接口的AD9144参数设定.docx
04-09
在高速 DA 转换工程中，AD9144 的参数设定与 JESD204B 接口有着紧密的关系。为了满足普通的 DA 数据接口，AD9144 的转换速率可以达到 2.5G，需要与 JESD204B 接口相互配合。 1. AD9144 工作模式的选择 AD9144 共有...
JESD204B接口调试记录3 - 总结
shuwei1990的博客
01-12 3772
FPGA, Vivado, Xilinx, JESD204B, fsx4, LMK04828, AD9689
FMC123--高速数据采集FMC子卡模块
beijingqingyikeji的博客
06-09 1554
FMC123是一款基于FMC标准规范，实现2路14-bit、3GSPS ADC采集功能、2路16-bit 12.6GSPS回放子卡模块。该模块遵循VITA57.1标准，可直接与FPGA载卡配合使用，板卡ADC器件采用ADI公司的AD9208芯片，，与ADI公司的AD9689可以实现PIN脚兼容。板卡DAC器件采用ADI公司的AD9172芯片（与AD9176兼容）。
AD9176(AD9172) ADC12DJ3200 204B ip
大侠在线摸鱼
07-06 2957
模式10 AD9176 延迟1* 1的是7 4 ，1 4的没有 单link 8lane 1 4* 最大datarate=3080M L=8 M=2 F=1 S=2 N=16 K=32 组帧 每个时钟32bit 其中I路8个点 Q路8个点 时钟 预定是150M 本振1800M 带宽1000M 2.4倍采样 data_rate=1200M dac_rate=1200*4=4800M lane_rate=6000M core_clk=6000/40=150
AD9689BBPZ-2600 一款双通道14位模数转换器(ADC)
A_CaryWang的博客
03-12 391
除DDC模块外，AD9689还有几个功能可以简化通信接收机中的自动增益控制(AGC)功能。AD9689针对宽输入带宽、高采样速率、出色的线性度和低功耗进行了优化，采用小型封装。用户可以将基于子类1 JESD204B的高速串行输出配置为各种单通道、双通道、四通道和八通道配置，具体取决于DDC配置和接收逻辑器件可接受的通道速率。请注意，在整个数据手册中，多功能引脚(如FD_A/GPIO_A0)可以用完整的引脚名称来表示，也可以用引脚的单个功能来表示，例如FD_A(仅与该功能相关)。该产品受美国专利保护。
JESD204B+AD9172例程
09-15
JESD204B是一种高速数据传输协议，常用于与AD（模数转换器）或DA（数模转换器）芯片配合使用，替代了LVDS接口。它能提供更高的通信速率，更强的抗干扰能力，并且需要较少的布线数量。 对于AD9172这款芯片，通过使用FPGA来进行调试是一种常见的方法。您可以使用FPGA作为JESD204B的接收端，并配置相应的IP核用于与AD9172进行通信。此外，您还可以将FPGA作为JESD204B的发送端，可以选择单独使用FPGA，或者与JESD204B PHY（物理层）配合使用。 关于AD9172的例程，具体的实现方法和代码可能因厂商或项目而异。一种常见的做法是使用厂商提供的开发套件或参考设计，其中包括了示例代码和相关文档。通过参考这些示例代码，您可以了解如何配置FPGA与AD9172进行通信，包括初始化设置、数据传输和时钟同步等步骤。 为了更详细地了解AD9172的例程，您可以参考AD9172的产品手册、厂商提供的参考设计或开发套件的文档。这些资源通常会提供详细的步骤和示例代码，帮助您快速上手使用AD9172芯片，并进行相应的调试和开发工作。 总结起来，JESD204B与AD9172的调试可以通过FPGA来实现。您可以使用FPGA作为JESD204B的接收端或发送端，配合相应的IP核和芯片进行通信。关于AD9172的例程，您可以参考厂商的开发套件、参考设计或产品手册，以获取更详细的信息和示例代码，以帮助您进行调试和开发工作。 : jesd204b高速ad/da调试，在做项目中使用到AD9172和AD9689系列芯片，如何使用fpga来调试，调试过程中遇到的问题记录。 : JESD204B通常配合AD或DA使用，替代LVDS，提供更高的通讯速率，抗干扰能力更强，布线数量更少。 : JESD204B IP核作为接收端时，单独使用，作为发送端时，可以单独使用，也可以配合JESD204b PHY使用。
评论 12
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值