FMC AD9172 DA子卡 16bit 2通道12.6GSs

概要

QT7227是一款转换速率最高为12.6GSPS的DAC回放板,DAC位数16bit;板卡基于ADI的AD9172系列DAC设计;板卡支持2路可配置的触发输出/触发输入;DAC的时钟支持内部参考时钟、外部参考时钟、外部采样时钟三种方式;并可提供一个接口同时支持外部采样和外部参考时钟的版本。QT7227设计了风冷和导冷版本,能够满足用户在特殊环境下的使用需求。
在这里插入图片描述

QT7227板卡的电气与机械设计依据FMC标准(ANSI/VITA57.1),通过一个高密度连接器(HPC)连接至FPGA载板(FCC)。前面板I/O装配6个SSMC同轴连接器。可适配坤驰的多种FPGA载板,如QT70xxFPGA载板、其他第三方标准载板、及Xilinx和Altera等通用载板,以进行高带宽的数据吞吐和高性能数据处理。

原理框图

在这里插入图片描述
更多信息请加weixin-pt890111获取

技术指标

— 6个SSMC的连接器,其中2个为模拟信号输出1(DA 0)和2(DA 1);一个为外部采样时钟输入(CLK);一个为外部参考时钟输入(RCK),2个为可由载板配置成输入或者输出的同步触发信号(TR1和TR2)

— 外部CLK也可同时兼容外采样和外参考时钟(需事先提出需求)

— 适应范围:完全符合Vita57.1规范,包括结构件,子卡尺寸,面板连接器,正反面器件的限高等,大大提供了子卡的通用性和适配性

— 多种散热方式:风冷或导冷

— AC耦合输入

— 内外部时钟可灵活选择

— HPC高引脚数连接器

— 工作温度:商业级0℃~+70℃ ,工业级-40℃~+85℃

应用

— 软件无线电

— 宽带MIMO应用

— 数字波束成形

— (雷达/声纳)电子战

— 物理实验

— 信号智能检测

— 航空航天和测试仪器

其他支持

— 提供Verilog bit文件

— JESD204B Core

  • 0
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
JESD204B是一种高速数据传输协议,常用于与AD(模数转换器)或DA(数模转换器)芯片配合使用,替代了LVDS接口。它能提供更高的通信速率,更强的抗干扰能力,并且需要较少的布线数量。 对于AD9172这款芯片,通过使用FPGA来进行调试是一种常见的方法。您可以使用FPGA作为JESD204B的接收端,并配置相应的IP核用于与AD9172进行通信。此外,您还可以将FPGA作为JESD204B的发送端,可以选择单独使用FPGA,或者与JESD204B PHY(物理层)配合使用。 关于AD9172的例程,具体的实现方法和代码可能因厂商或项目而异。一种常见的做法是使用厂商提供的开发套件或参考设计,其中包括了示例代码和相关文档。通过参考这些示例代码,您可以了解如何配置FPGAAD9172进行通信,包括初始化设置、数据传输和时钟同步等步骤。 为了更详细地了解AD9172的例程,您可以参考AD9172的产品手册、厂商提供的参考设计或开发套件的文档。这些资源通常会提供详细的步骤和示例代码,帮助您快速上手使用AD9172芯片,并进行相应的调试和开发工作。 总结起来,JESD204B与AD9172的调试可以通过FPGA来实现。您可以使用FPGA作为JESD204B的接收端或发送端,配合相应的IP核和芯片进行通信。关于AD9172的例程,您可以参考厂商的开发套件、参考设计或产品手册,以获取更详细的信息和示例代码,以帮助您进行调试和开发工作。 : jesd204b高速ad/da调试,在做项目中使用到AD9172和AD9689系列芯片,如何使用fpga来调试,调试过程中遇到的问题记录。 : JESD204B通常配合AD或DA使用,替代LVDS,提供更高的通讯速率,抗干扰能力更强,布线数量更少。 : JESD204B IP核作为接收端时,单独使用,作为发送端时,可以单独使用,也可以配合JESD204b PHY使用。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值