
低功耗设计
低功耗设计是IC设计能力地图中的重要组成,其在一定程度上决定了编码风格,设计实现思路,甚至在某些时候就本身是设计指标!本章节主要总结低功耗设计相关的内容,补全IC设计能力地图板块~
ty_xiumud
有些时候,不是因为看到了希望才去坚持,而是坚持了,才看到希望。
展开
-
数字IC设计之——低功耗设计
同时可以在编码的时候进行相关操作,但是引入的问题是在时序过紧的时候,过多的OI可能会导致时序问题,过少的OI又很难有一个明显的功耗优化~算是有些难以理解的,当然一般还是根据需求,设计人员自行决定是否需要加做OI。不过需要注意的是,如果在电路中,锁存器与与门相隔很远,到达锁存器的时钟与到达与门的时钟有较大的延迟差别,则仍会出现毛刺,同样是这个电路,时钟在latch的E端与与门的输入端的skew时钟偏移较大,并且大于latch的D-Q的delay的时候,就会出现毛刺。在进行优化时,优化的优先次序如下图所示。原创 2022-11-23 11:43:12 · 1072 阅读 · 4 评论 -
CMOS IC功耗类型及其影响因素
概述概述该部分对IC功耗的类型进行介绍先总体来看,从动静态来分,可以分为与,其中动态功耗又分为与,其中时钟频率,电源电压对翻转功耗有着较大的影响,静态功耗指得是。动态功耗是在电路条件下的功耗,静态功耗是即使电路状态不改变也会产生的功耗~翻转功耗是实现电路功能必须的,称为有效功耗,短路功耗与漏电功耗不是实现电路功能所必须的,称为无效功耗。90nm以下工艺需要考虑静态功耗。本节对各个功耗类型进行简单的介绍,进一步的,在功耗库的基础上进行简单的功耗计算~总功耗=开关功耗+内部功耗+漏电功耗。原创 2022-11-23 11:34:39 · 429 阅读 · 0 评论