![](https://img-blog.csdnimg.cn/149752e4b4e844a8b81ee32894d18f0a.jpeg?x-oss-process=image/resize,m_fixed,h_224,w_224)
数字IC/FPGA面试题目解析合集
文章平均质量分 60
以各大厂的面试题目解析为基础,对其中的重难点进行解析,设计数字IC的各个方面的知识点。保证原创~欢迎订阅~质量有保证,后续可根据反馈建立交流群或出视频教程~
ty_xiumud
有些时候,不是因为看到了希望才去坚持,而是坚持了,才看到希望。
展开
-
数字IC/FPGA面试题目合集解析(一)
1,计算题:计算该触发器等效的建立保持时间(西安某Fabless面试笔试题)2,计算题:计算组合逻辑的延时时间范围3,选择题:Which of following ways cannot be used to improve timing of a hold violation path。原创 2023-10-11 23:18:47 · 1305 阅读 · 6 评论 -
数字IC/FPGA面试题目合集解析——零
本专栏用于详解数字IC/FPGA面试,区分于现有的绝大部分解析,本专栏内容均是根据笔者自己的理解,选择经典的题目进行解析。有任何问题欢迎同学们交流讨论。该章节为目录导航章节,根据CSDN的要求,专栏最少需要15篇,一周一更,故此本专栏除本篇外至少开15篇,每一篇将根据题目难度,选择适当的数量。原创 2023-10-10 21:39:15 · 266 阅读 · 0 评论